Harriet的博客

一、HLS的介绍HLS的概念HLS是一款高层次综合工具，可以帮助开发者加快开发效率。开发者可以通过HLS将C/C++等高级语言转换为RTL电路。尤其，在对于一些比较复杂的算法的时候，能够提供较大的便利。HLS与VHDL/VerilogVHDL/Verilog对于一些算法比较简单，开发周期不长的来说是比较适用的，然而，一个开发过程，往往算法会比较复杂，并且可能会经历较长时间的仿真和调试，面对这样的问题，提出了HLS。通过高级语言编程，来实现功能模块，这样就会大大提供开发效率。HLS的关键技术通过

文章目录一、下载二、安装过程一、下载Vivado 官网下载地址：https://www.xilinx.com/support/download.html百度网盘地址：https://pan.baidu.com/s/1j1lkZJrTDNJB-2dCI0et_g （提取码：s2lg ）说明：完整的下载，大概需要几十个G，需要保留足够的空间。二、安装过程下载完软件后，解压压缩包，双击 xsetup.exe（存放路径不要出现中文）软件提示更新，忽略它，点击”Continue”点击”Ne

文章目录一、环境准备二、训练神经网络三、编译神经网络的OpenCL程序四、FPGA进行神经网络加速实现手写数字识别使用工具说明：Linux的虚拟机或者服务器Quartus Standard 18.1Intel SoC FPGA Embedded Development Suite Standard 18.1DE-10 Standard开发板(Cyclone V)Putty（远程登录工具）Win32 磁盘映像工具一、环境准备设置OpenCL开发环境①将Quartus Standard

UART IP核的介绍定义实现FPGA上的嵌入式系统与外部器件的RS-232串口通信嵌入式系统的组成结构寄存器的说明

一、硬件部分设计建立新项目进行 Qsys 系统设计①点击 Tools 下拉菜单下的 Qsys 工具②启动 Qsys后，点击 File-save，在文件名中填写为 kernel后，点击 OK③鼠标放在 clk_0 处点击右键 Edit 或是双击 clk_0 元件，对 Clock 进行时钟设置，设为 50M（默认情况就是50MHz)④添加 CPU 和外围器件添加 Nios II 32-bit CPUa. 在“component library”标签栏中找到“Nios II Pro

文章目录一、了解Qsys二、Nios II的介绍三、利用NiosII实现hello world(一）硬件设计(二)软件设计(三)下载硬件和软件四、实际结果五、参考资料一、了解QsysQuartus中的一个系统集成工具名称最先版本中名为SOPC Builder，最新版本名为Platform DesignerSOPC的含义可编程片上系统（采用编程方法将整个系统集成到一个芯片上）Qsys作用①通过集成IP核快速实现SOPC系统②自动创建IP核之间的互联逻辑③自定义IP核二、Nios II

文章目录一、下载安装Robei二、注册三、Robei的基本使用一、下载安装Robei下载地址http://robei.com安装过程双击Robei-setup.exe，进入安装向导，选择安装路径选择开始菜单的Folder选择Install，开始安装选择Finish，完成安装二、注册Robei官方网站：http://robei.com/register.phpRobei EDA 软件中，点击Help -> Register该过程需要你的注册信息已经通过审批详

文章目录一、门电路相关练习1.非门2.与门3.或非门二、组合逻辑相关练习1.2对1多路复用器2.全加器3.卡诺地图三、时序逻辑相关练习1.D 触发器2.D锁存器3.1～12的计数器四、参考资料一、门电路相关练习1.非门问题描述参考下面链接https://hdlbits.01xz.net/wiki/Notgate问题解决代码module top_module( input in, output out ); assign out=~in;endmodule仿真结果2.与门问题描述

文章目录一、认识全加器（一）半加器（二）1位全加器二、输入原理图实现1位加法器（一）半加器原理图输入（二）全加器原理图输入三、Verilog实现1位加法器四、下载测试（一）输入原理图（二）Verilog代码五、参考链接一、认识全加器（一）半加器半加器的定义半加器是能够对两个一位的二进制数进行相加得到半加和以及半加进位的组合电路。半加器的真值表A，B表示二进制数，C表示半加进位，S表示半加和 A B C S 0 0 0 0

文章目录前言一、FPGA的设计流程二、按键控制发光二极管的亮灭的过程（一）创建工程（二）绘制原理图（三）编译（四）分配引脚（五）仿真与时序分析（六）配置FPGA（七）下载结果总结前言本文章是通过按键 KEY0 控制发光二极管 LEDG0 的亮灭，它们之间是反相的关系。并由开关 SW0 来允许和禁止这个控制功能。一、FPGA的设计流程设计输入综合功能仿真布局布线（Fitting）时序（Timing）分析、时序仿真编程和配置二、按键控制发光二极管的亮灭的过程（一）创建工程启动 Qu

Modelsim的安装及使用前言一、Modelsim的下载二、Modelsim的安装三、Modelsim的注册四、Modelsim的使用（一）手动仿真（二）自动仿真（混合仿真）前言Modelsim有几种常见的版本：SE（System Edition）、PE（Personal Edition）和OEM（Orignal Equipment Manufactuce，即原始设备制造商）。本文章是对Modelsim SE版本的安装及使用方法的介绍说明。一、Modelsim的下载百度网盘下载链接： htt

文章目录一、认识D触发器（一）D触发器结构（二）D触发器的波形图二、Quartus-II输入原理图（一）创建工程（二）创建波形文件（三）编译原理图文件（四）创建vwm格式波形文件（五）时序波形仿真一、认识D触发器D触发器是一个具有记忆功能的，具有两个稳定状态的信息存储器件，是构成多种时序电路的最基本逻辑单元，也是数字逻辑电路中一种重要的单元电路。（一）D触发器结构从图中可以发现D触发器有四个管脚，分别是输入信号D，输出信号Q，时钟信号CLK以及复位信号RESET。其功能是当RESET为低电平（0

Quartus II的安装及使用前言一、Quartus II的下载二、Quartus II的安装三、Quartus II的注册四、Quartus II的使用（一）相关驱动的配置（二）使用流程的认识（三）使用过程总结前言本文章是对Quartus II 13.1的安装及使用方法的介绍说明。一、Quartus II的下载百度网盘下载链接： https://pan.baidu.com/s/1a9d-bq9RZmWrRV542X4IEA 提取码：ifte说明：本链接来自于正点原子官方资料下载二、