[FPGA深度解析] 功耗控制

1.CMOS门电路简介

在集成电路领域，CMOS(Complementary Metal Oxide Semiconductor)电路并非从一开始就应用在数字集成逻辑电路中。半导体技术有着漫长的发展历史，最早分立器件广泛应用在模拟电路中，数字电路则是后来的产物。早期的模拟电路中，二极管和三极管的作用是极其重要的。假如没有二极管和三极管，人类还只能依赖于真空管这种又大又笨重的器件。模拟电路中的放大电路由三极管和若干电阻即可轻松实现，并且工作电压比真空管低很多。在分立器件的年代，这样的电路体积很小，并且工作环境很安全，功耗也很低。这都是真空管无法与之相比的。但在高保真音响领域，真空管仍然受到广泛喜爱。
CMOS电路最早在1963年由Fairchild发明。CMOS电路从诞生一开始就比TTL电路具有更低的功耗，这是由器件本身的特性所决定的。然而，早期的CMOS电路的速度也比TTL电路慢，并且很容易受静电放电的破坏。如今CMOS电路器件通常具有静电保护电路，避免CMOS器件被静电击毁。
此外，随着各个研究机构和半导体制造商对CMOS电路的深入研究和半导体工艺的不断进步，现代CMOS电路的闸极氧化层厚度越来越薄，闸极电压越来越低。这些进步一方面使CMOS电路能工作在更低的电压下，进一步降低了CMOS电路的功耗；另一方面，低电压使得器件具有更低的翻转电压，即使电平转换时的信号上升或下降斜率相同，器件也能在更短的时间内完成电平翻转。现代CMOS电路的稳定性和性能越来越好，功耗却越来越低，数字电路中占据主导地位。
CMOS是电压控制器件，具有高输入阻抗和低输出阻抗的特点。在CMOS电路中，栅极阻抗非常大。CMOS晶体管的栅极和半导体之间由一层二氧化硅(SiO2)绝缘层组成。SiO2的电阻非常大，在栅极金属层和硅半导体之间相当于电介质。从输入端看，CMOS器件相当于一个电容。在电路领域，理想的电容应该具有无穷大的电阻，在直流电路中视为开路。然而，实际情况中，电容介质不可能绝对不导电。电容加上直流电压并且完成充电后，电容会有漏电流的产生。

2.FPGA功耗的构成

为了满足不同工程师和不同电路设计的需要，FPGA需要提供“冗余”的资源和功能，这不单是因为FPGA资源使用无法达到100%，也是由于FPGA的用途和目的决定的。在FPGA中，所有的数字逻辑功能都是基于片上资源，包括LUT、Register、RAM等。要实现与门的功能时，我们在FPGA上找不到与门的单元，但可以找到LUT。可以通过约束来决定使用FPGA片上的哪一个LUT，但无法决定这个LUT是是怎么设计的。厂商设计LUT时也不会考虑工程师会编写怎么样的逻辑表达式，也不苦恼于需要提供什么样的门电路，于是提供了能存储完整真值表的LUT。在LUT上，无论是与门、同或还是异或，都可以装在4输入的LUT里。
由于设计的理念和实现的方法不同，相同电路在ASIC和FPGA上实现时，FPGA具有较大的功耗。因此，即使得益于半导体工艺的快速发展和进步，现代FPGA的功耗在持续下降，FPGA也还是不适于超低功耗的设计领域。
在ASIC领域，芯片的功耗包括静态功耗、动态功耗和I/O功耗。在FPGA领域虽然器件在实际使用中功耗更大、组成也更复杂，但以静态功耗和动态功耗来划分也依然成立。数字逻辑电路的总功耗可以表示为：
$$P_{total}=P_{dynamic}+P_{static}+$$