CMOS晶体管的串联与并联

CMOS晶体管的串联与并联

前言

对于mos管的串联和并联,一直没有整明白,特别是设计到EDA软件中,关于MOS的M和F参数,就更困惑了,今天看了许多资料以及在EDA软件上验证了电路结构与版图的对应关系,总算有点收获,所以在此与各位同仁分享学之所得。
首先看图
在这里插入图片描述
这个图是《模拟CMOS继承电路设计》这本书中,介绍电流镜时的附图,图中红色框的两个连接结构就是MOS的串联和并联结构;MOS管的并联就是指这些MOS的D端相连,S端相连;MOS管的串联是指一个MOS的D端连接另外一个MOS的S端。

EDA软件中的相关参数Finger和Multiplier

当我们在使用EDA软件做设计或者学习EDA软件时,对于MOS管会有两个比较关键的参数:Finger和Multiplier,或者简称F参数和M参数,这两个参数的电路连接含义是指的MOS管并联关系,这点非常重要,

对于F参数和M参数,他们的区别是在Layout(版图设计)中,其中F参数是指叉指结构,也就是公用S和D,对应的版图如下图所示:
在这里插入图片描述
multiplier参数只是重复个数,并且链接关系是MOS的D相连,S相连,对应的版图如下所示:
在这里插入图片描述
F参数和M参数在电路设计原理图中的效果是一致的,就是增加MOS的有效宽度W;

并联连接可以增加MOS的有效宽度W,MOS的串联可以增加MOS的有效长度L,MOS的参数(W/L)在电路设计时非常重要,例如在电流镜设计时,电流的缩放比例与这有关。

总结:

MOS管的并联就是指这些MOS的D端相连,S端相连;MOS管的串联是指一个MOS的D端连接另外一个MOS的S端;在EDA设计软件中,M和F都是指的MOS的并联。

### MOSFET 串并联及其在逻辑门电路中的应用 #### NMOS 和 PMOS 的基本特性 金属氧化物半导体场效应晶体管 (MOSFET),分为N沟道增强型(NMOS)和P沟道增强型(PMOS)[^1]。这两种类型的MOSFET通过不同的连接方式可以实现各种逻辑功能。 #### 串联并联配置的作用机制 对于 **NMOS 管** 来说,在形成逻辑门时,当它们被设置成 **串联** 形式时,意味着电流路径上的每一个开关都需要导通才能使整个路径导通。因此,这对应于“”操作——即所有的输入信号都必须处于高电平状态(逻辑'1')才会让输出变为低电平(逻辑'0')[^2]。 相反地,如果多个 **PMOS 管** 被安排为 **并联** 结构,则只要有一个以上的开关关闭就能阻止电源到输出节点之间的直接连通。这种布局同样代表了一个“”的概念,因为仅当全部输入均为高电平时,所有PMOS都将截止从而使得输出呈现高阻态或是跟随Vdd成为高电平。然而值得注意的是这里描述的行为是从互补的角度来看待问题的,实际上这是为了构建正向逻辑下的AND函数所必需的设计考量。 而对于OR逻辑而言: - 当几个 **NMOS 管** 设置成 **并联** 方式时,只要有任意一个输入为高电平就可以拉低输出电压至接地水平,表示存在至少一项条件成立即可触发事件的发生; - 若多只 **PMOS 管** 是按顺序首尾相连组成一条链路的话,则需确保每一段都能维持闭合状态才能够保持输出端口持续供电,换句话说就是任何单一因素失效都会造成最终结果归零的效果,这也正是“或”运算的本质特征所在。 ```python def cmos_and_gate(input_a, input_b): """ 模拟CMOS AND门行为 参数: input_a : bool 输入A的状态(True/False) input_b : bool 输入B的状态(True/False) 返回: 输出状态(bool): True 或 False 表示高低电平 """ # 假设True=High Level=False; False=Low Level=True 对应实际硬件情况可能需要取反处理 output_nmos = not ((not input_a) or (not input_b)) # NMOS部分:两支路均断开则输出为真(低) output_pmos = not (input_a and input_b) # PMOS部分:任一支路接通则输出为假(高) return not(output_nmos ^ output_pmos) def cmos_or_gate(input_a, input_b): """ 模拟CMOS OR门行为 参数: input_a : bool 输入A的状态(True/False) input_b : bool 输入B的状态(True/False) 返回: 输出状态(bool): True 或 False 表示高低电平 """ # 同样假设True=High Level=False; False=Low Level=True 可能需要调整以匹配具体应用场景 output_nmos = not(not input_a and not input_b) # NMOS部分:任一路径畅通便会使输出变低 output_pmos = not((not input_a) or (not input_b)) # PMOS部分:两条线路全断开后输出转为高 return not(output_nmos ^ output_pmos) ```
评论
添加红包

请填写红包祝福语或标题

红包个数最小为10个

红包金额最低5元

当前余额3.43前往充值 >
需支付:10.00
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明:

1.余额是钱包充值的虚拟货币,按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载,可以购买VIP、付费专栏及课程。

余额充值