Vivado下按键实验

最新推荐文章于 2024-11-08 19:46:17 发布
最新推荐文章于 2024-11-08 19:46:17 发布
阅读量1.8k 收藏
点赞数 1
分类专栏： Xilinx ZYNQ7020FPGA开发板实战 文章标签： fpga开发 VerilogIC前端开发
版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。
本文链接：https://blog.youkuaiyun.com/qq_21952195/article/details/128048461
版权
本文详细介绍了使用Vivado进行FPGA开发的过程，从按键硬件工作原理到LED显示，涵盖了RTL代码设计、门级网表、仿真验证、I/O端口约束、时序约束设置，直至生成Bitstream并烧录到开发板进行实际验证。通过这个项目，读者可以学习到FPGA开发的基本步骤。

摘要生成于 C知道 ，由 DeepSeek-R1 满血版支持， 前往体验 >

Vivado下按键实验

1，按键硬件工作原理

1.1，FPGA开发板原理图

在这里插入图片描述
在这里插入图片描述
在这里插入图片描述

1.2，程序设计

在这里插入图片描述
在这里插入图片描述

2，RTL代码设计


                

                
                
        

    

  


        

            

                

                

                了解本专栏
                
                
                  
                订阅专栏 解锁全文
                 
                
                    
                    超级会员免费看
                
            

            
            
            
        


    



                



	

		

			

				
					
【ZYNQ Ultrascale+ MPSOC FPGA教程】第九章Vivado下按键实验

				
			

			

				

					ALINX技术博客
				

				

					01-20
					
					1126
					
				

			

		

		

			
				
原创声明：

本原创教程由芯驿电子科技（上海）有限公司（ALINX）创作，版权归本公司所有，如需转载，需授权并注明出处。

适用于板卡型号：

AXU2CGA/AXU2CGB/AXU3EG/AXU4EV-E/AXU4EV-P/AXU5EV-E/AXU5EV-P /AXU9EG/AXU15EG

实验Vivado工程为“key_test”。

按键是FPGA设计当中最常用也是最简单的外设，本章通过按键检测实验，检测开发板的按键功能是否正常，并了解硬件描述语言和FPGA的具体关系，学习Vivado RTL AN

			
		

	



                

            
              



	

		

			

				
					
Vivado下的PLL（锁相环）实验

				
			

			

				

					m0_58413328的博客
				

				

					10-31
					
					6084
					
				

			

		

		

			
				
学习Vivado的PLL IP核使用。

zynq7000系列提供的晶振时钟源是有限的，为了得到分频或者倍频，学习使用PLL。

CMT：clock management tiles：时钟管理单元。每个CMT包含一个混合时钟管理(MMCM)和一个锁相环。MMCM与锁相环最大的不同是它可以进行动态相位调整。

CMT：



MMCM：

PLL:



Vivado下的PLL实验：

打开Vivado，新建工程，填上工程名，选择路径，选择芯片型号：



左上角选择IP catalog,搜索clock...

			
		

	



              


  
              

                


	

		

			

				
					
Vivado 下按键实验

				
			

			

				

					weixin_45090728的博客
				

				

					04-12
					
					1583
					
				

			

		

		

			
				
zynq 按键实验

			
		

	





	

		

			

				
					
Vivado 下按键控制 LED 实验

				
			

			

				

					yishuihanq的博客
				

				

					06-21
					
					2923
					
				

			

		

		

			
				
实验任务：使用Xinlinx 黑金FPGA开发板上的四个按键控制四个 LED 灯。不同按键按下时，四个 LED 灯显示不同效果。。。实验效果为：无按键按下时，LED 灯全灭；按键 1 按下时，LED 灯显示自右向左的流水效果；按键 2 按下时，LED 灯显示自左向右的流水效果；按键 3 按下时，四个 LED 灯同时闪烁；按键 4 按下时，LED 灯全亮。

			
		

	



		

			
		



	

		

			

				
					
2、vivado下按键实验

				
			

			

				

					scottar的博客
				

				

					07-31
					
					2028
					
				

			

		

		

			
				
目标
通过点击按钮来控制开发板上的led 的灯的亮灭，具体来说，开发板共有四个led，同时也对应4个按键。
初始化情况下，灯为亮的状态，当按下按键时候，对应灯熄灭。
对应的电路图

思路
我们采用了两个D 触发器，通过两个上升沿，将按键的状态依次向后传出，u最后将按键的高低电平的状态进行向led 的状态进行的输出：


代码
verilog
`timescale 1ns / 1ps
///////////////////////////////////////////////////////////////

			
		

	





	

		

			

				
					
按键和数码管测试设计Verilog代码VIVADO ARTIX-7开发板

					
最新发布

				
			

			

				

					xiakunpei123的博客
				

				

					11-08
					
					1051
					
				

			

		

		

			
				
按键和数码管测试

按下按键，则8位数码管显示对应的按键值,本试验用来验证8位数码管和5个按键，按下按键，则8位数码管显示对应的按键值。

			
		

	





	

		

			

				
					
vivado实现按键消抖+按键控制LED

				
			

			

				

					weixin_44181627的博客
				

				

					06-09
					
					2674
					
				

			

		

		

			
				
`timescale 1ns / 1ps
//说明：当三个独立按键的某一个被按下后，相应的LED被点亮；
//		再次按下后，LED熄灭，按键控制LED亮灭
module sw_debounce(
clk,rst_n,
sw1_n,sw2_n,sw3_n,
led_d1,led_d2,led_d3
);
input   clk;	//主时钟信号，50MHz
input   rst_n;	//复位信号，低有效
input   sw1_n,sw2_n,sw3_n; 	//三个独立按键，低表示按下
output 

			
		

	





	

		

			

				
					
基于Vivado+Ego1设计的密码锁(移动通信网络实验)【100012703】

				
			

			

				

					06-12
				

			

		

		

			
				
实验需要预先学习的知识包括 VerilogHD 语法学习，Vivado 软件使用学习，Ego1 板卡相关端口学习。  通过本次课程的学习，下面将对“密码锁”逻辑程序的具体设计流程展开说明。具体包括实验环境，设计原理，设计方案...

			
		

	





	

		

			

				
					
Xilinx Zynq7020 按键消抖实验及仿真Vivado工程Verilog源码+ FPGA开发板硬件原理图.zip

				
			

			

				

					01-08
				

			

		

		

			
				
Xilinx Zynq7020 按键消抖实验及仿真Vivado工程Verilog源码+ FPGA开发板硬件原理图 module key_debounce ( input sys_clk, input rst_n, input key, output [3:0] led ); wire button_negedge; //Key falling edge ...

			
		

	





	

		

			

				
					
实验 使用 vivado zedboard GPIO 开关 开控制 LED

				
			

			

				

					Studying……
				

				

					07-31
					
					4077
					
				

			

		

		

			
				
1.建工程
我使用 vivado 2013.4

创建新工程 –》 next –》next

勾选 Do not specify sources at this time //这样跳过后面两个添加文件页面

选择 board –》 zedboard –》next
 –》finsh
就创建完了。

2.PL端 IP核添加与连线

创建一个空的 Diagram
Cre

			
		

	





	

		

			

				
					
基于vivado2019.2平台下verilog开发的按键消抖功能+代码仿真操作视频 

				
			

			

				

					07-08
				

			

		

		

			
				
1.领域：matlab，按键消抖

2.内容：基于vivado2019.2平台下verilog开发的按键消抖功能+代码仿真操作视频 

3.用处：用于按键消抖编程学习

4.指向人群：本硕博等教研学习使用

5.运行注意事项：

使用matlab2021a或者更高版本测试，运行里面的Runme_.m文件，不要直接运行子函数文件。运行时注意matlab左侧的当前文件夹窗口必须是当前工程所在路径。

具体可观看提供的操作录像视频跟着操作。

			
		

	





	

		

			

				
					
Xilinx FPGA之基于按键调整和数码管显示的DA输出实例

				
			

			

				

					07-18
				

			

		

		

			
				
1 AD芯片接口概述 2 功能简介 3 模块划分 4 板级调试

			
		

	





	

		

			

				
					
Vivado18.3-Vivado Simulator仿真 学习笔记

				
			

			

				

					weixin_42151221的博客
				

				

					11-30
					
					1万+
					
				

			

		

		

			
				
本视频学习自正点原子ZYNQ领航者FPGA视频-P9

1.Vivado Simulator仿真简介

Vivado 设计套件内部集成了仿真器Vivado Simulator，能够在设计流程的不同阶段运行设计的功能仿真和时序仿真，结果可以在Vivado IDE 集成的波形查看器中显示。Vivado 还支持与诸如ModelSim、Verilog Compiler Simulator (VCS)、Qu...

			
		

	





	

		

			

				
					
Vivado软件的使用——以led的交替闪烁为例

				
			

			

				

					西岸贤 
				

				

					01-23
					
					3580
					
				

			

		

		

			
				
本文的主要内容是Vivado软件的使用，参考的资料是正点原子录制的视频以及其提供的资料，通过led灯交替闪烁这个例子来熟悉使用Vivado软件。

			
		

	





	

		

			

				
					
基于FPGA的两位按键控制LED数码管加减计数实验

				
			

			

				

					weixin_55831197的博客
				

				

					07-24
					
					8419
					
				

			

		

		

			
				
两位按键控制LED数码管加减计数实验

			
		

	





	

		

			

				
					
FPGA 驱动数码管动态显示（Verilog&Vivado）

					
热门推荐

				
			

			

				

					小王在努力...的博客
				

				

					02-22
					
					1万+
					
				

			

		

		

			
				
本章将实现 FPGA 驱动数码管动态显示并提取出实现的电路结构，从电路结构入手编写代码，仿真对设计进行验证。最终板级调试时使用 Virtual Input/Output（VIO，虚拟输入/输出端口工具），输入需要显示的数据，数码管则显示对应数值。

			
		

	





	

		

			

				
					
FPGA按键检测

				
			

			

				

					天山懒人
				

				

					08-28
					
					8111
					
				

			

		

		

			
				
先立个flag，争取每周最少3个笔记。


开发板：黑金AX301 

AX301/AX4010 开发板上共有 4 个白色按键，分别为 Reset 和 KEY1~KEY3，我们这里
要实验的就是这四个用户按键。 按键的电路设计如下 


实现原理：
四个按键 KEY1~KEY4 分别对应的 FPGA 管脚情况如下：
Reset 键------PIN:N13
KEY1 键--

			
		

	





	

		

			

				
					
Vivado入门使用指南之----按键消抖（仿真与在线逻辑分析仪仿真-不使用ip）

				
			

			

				

					啦啦啦啦啦
				

				

					07-16
					
					2828
					
				

			

		

		

			
				
本博文参考米联客提供的教程，不太适合一点基础都没有的小白，不会讲解代码思路，只是编译工具的使用

1，概述
本实验对前文没有进行的仿真进行测试以及在线逻辑分析使用的尝试（不使用IP）。本文通过(*mark_debug = "true"*) 进行对信号的捕捉检测。
2，代码
module key #
(
parameter CLK_FREQ = 100000000
)
(
input clk_i,...

			
		

	





	

		

			

				
					
vivado&SDK 使用快捷键

				
			

			

				

					swang_shan的博客
				

				

					12-26
					
					9678
					
				

			

		

		

			
				
快捷键

替换：Ctrl + R

查找：Ctrl + F

撤销：Ctrl + Z

redo：Ctrl + Shift + Z

复制光标所在行：Ctrl + D

删除光标所在行：Ctrl + X / Y（只剪贴不粘贴)

复制光标所在行：Ctrl + C
...

			
		

	





	

		

			

				
					
vivado状态机实验

				
			

			

				

					05-20
				

			

		

		

			
				
Vivado是一款FPGA开发工具，其中包括了状态机的设计和实现。下面是一个简单的状态机实验，帮助你了解Vivado中状态机的使用方法。

实验目标：

设计一个状态机，使得当按下按键时，LED灯闪烁。当松开按键时，LED灯停止闪烁。

实验步骤：

1. 创建一个Vivado工程，并添加一个Verilog文件。

2. 在Verilog文件中编写状态机代码。代码如下：

```verilog
module state_machine(
    input clk, //时钟信号
    input rst, //复位信号
    input btn, //按键信号
    output reg led //LED灯信号
);

//定义状态
parameter IDLE  = 2'b00; //空闲状态
parameter BLINK = 2'b01; //闪烁状态

//定义状态转移条件
always @(posedge clk, posedge rst) begin
    if(rst) begin
        led <= 0;
        state <= IDLE;
    end else begin
        case(state)
            IDLE: begin
                if(btn) begin
                    state <= BLINK;
                end
            end
            BLINK: begin
                if(!btn) begin
                    state <= IDLE;
                end
            end
        endcase
    end
end

//定义状态动作
always @(posedge clk) begin
    case(state)
        IDLE: begin
            led <= 0;
        end
        BLINK: begin
            led <= ~led;
        end
    endcase
end

//定义初始状态
reg [1:0] state = IDLE;

endmodule
```

3. 在Vivado中创建一个新的IP，包含Verilog文件。

4. 在IP Integrator中添加状态机IP，并连接时钟、复位、按键和LED灯信号。

5. 生成bit文件，下载到FPGA板子上进行测试。

实验效果：

当按下按键时，LED灯会闪烁。当松开按键时，LED灯停止闪烁。

			
		

	



              




          




        



    





    



      

      

        
      

      





	

		评论	
	

	
	




  

    

      添加红包
      
    

    

      

        
        

          
          
        

        
请填写红包祝福语或标题

      

      

        
        

          
          个
        

        
红包个数最小为10个

      

      

        
        

          
          元
        

        
红包金额最低5元

      

      

        
        

          当前余额3.43元
          前往充值 >
        

      

      

        

          需支付：10.00元
        

        
        
      

    

  





  

    
    
  

  

    
    
  








  

    

      

        

          

            
            
成就一亿技术人!

          

          

        

        

          

          

            领取后你会自动成为博主和红包主的粉丝
            规则
          

        

      

      

        

          

            
              
            
            

              
hope_wisdom
 发出的红包
            

          

        

        

          

          

          

        

      

    

    

  



      
      

      
实付元

      
使用余额支付

      

        

          

            
            点击重新获取
          

        

        
扫码支付

      

      

        
          
            
          
          
        
      

      

        
        钱包余额
          0
          

            
            

              

                
抵扣说明：

                
 1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
 2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

              

            

          

      

      余额充值