8、数字信号处理（DSP）系统实现技术解析

数字信号处理（DSP）系统实现技术解析

1. 架构与可编程性

在许多基于处理器的系统中，设计通常意味着创建必要的高级代码，同时需考虑底层技术架构，以优化代码质量并提升性能。不过，为了实现这种可编程性，性能往往会有所牺牲。

以基于冯·诺依曼顺序模型的微处理器架构为例，其底层架构是固定的，所能达到的最大性能取决于能否将算法需求高效地调度到本质上为顺序处理的架构中。若所考虑的计算本质上是高度并行的（这在 DSP 中很常见），那么性能将会很差。

另一个极端是开发基于片上系统（SoC）的架构，使其与算法的计算复杂度并行性相匹配，这样在面积、速度和功耗方面应能实现最佳性能。但这需要一系列设计活动，以确保硬件实现指标与应用性能标准相匹配，并且最终设计能正确运行。

1.1 电路架构生成概念

回顾 1969 年的技术水平，当时晶体管数量有限，硬件能力受限，所以滤波器处理只能以串行方式进行。而如今的现场可编程门阵列（FPGA）技术提供了数百个并行乘法器，算术风格和性能都有了很大不同，这意味着架构也大不相同。目标是根据应用的性能标准，充分利用可用的硬件。

虽然开发匹配性能需求的硬件很有吸引力，但架构开发也带来了一些问题，如设计时间、架构在各种模式下的验证和测试，以及确保首次设计即正确的相关问题。

1.2 可编程性差异

不同硬件平台实现算法时，可从吞吐量、延迟、电路面积、能量和功耗等指标进行比较，而可编程性（严格来说是编程的难易程度）也是区分这些技术的一个重要方面。

DSP 硬件架构的可编程性水平各不相同。具有固定硬件架构的简单平台可以使用高级软件语言轻松编程，因为平台固定，可