43、基于核心度的芯片多处理器标签缩减以平衡节能与性能开销

基于核心度的芯片多处理器标签缩减以平衡节能与性能开销

1. 引言

在过去十年里，处理器制造商曾通过提高时钟频率来提升处理器性能。然而，高时钟频率带来的功耗剧增和散热问题，终结了这场竞赛。如今，在芯片中集成多个核心，即芯片多处理器（CMP），被视为提升微处理器性能更简便、高效的方式。多核架构正迅速成为主流，能实现更高的计算能力。例如，英特尔宣称未来将在单个处理器中集成超 64 个核心，英伟达也推出了多核解决方案 GPGPU，且多核架构在嵌入式系统和移动计算领域也崭露头角。

缓存系统是处理器中功耗较大的组件之一，因其采用 SRAM 以实现快速时钟频率。以两款常用商业处理器为例，Alpha 21164 的缓存系统功耗占处理器总功耗的 25%，StrongARM - 110 的指令缓存（I - Cache）和数据缓存（D - Cache）功耗分别高达 26%和 17%。降低功耗可缓解散热问题，延长手持设备电池续航，但节能往往会导致性能下降。因此，在微处理器设计和优化中，平衡能耗和性能是两大关键问题。

本文通过对一级指令缓存（L1 I - Cache）进行标签缩减，以实现能耗和性能的平衡。提出了一种在 CMP 上扩展标签缩减的方法，并引入核心度作为约束条件来平衡能耗和性能。主要思路是在核心度约束下，将指令页帧分配到多个核心，以减少或避免标签缩减冲突。与单核处理器相比，该方法能提高标签缩减的节能能力，但会因将指令页分配到多个核心而产生额外的上下文切换开销。核心度约束通过限制指令页帧可分配的核心数量，将开销控制在可接受范围内。通过改变核心度的值，可找到实现节能和性能开销最佳平衡的核心度值。

由于难以直接获取全面数据来衡量节能和性能开销，本文开发了一个模型，可定量评估标签缩减