Xilinx FPGA的配置流程

最新推荐文章于 2025-06-25 09:54:15 发布
转载 最新推荐文章于 2025-06-25 09:54:15 发布 · 2.9k 阅读 · 29
文章标签：

#fpga #配置

本文详细解析了FPGA配置过程中的关键步骤，包括复位、初始化、数据采样、同步化、ID检查、配置数据加载及CRC校验，直至启动序列的完成。深入探讨了每个环节的作用与操作细节。

摘要生成于 C知道 ，由 DeepSeek-R1 满血版支持， 前往体验 >

转至 https://mp.weixin.qq.com/s?__biz=MzU0NzE4NDY0Ng==&mid=2247483742&idx=1&sn=1eeefee22a496158ab4a885f145f85d8&chksm=fb530837cc2481216ba24232303065cd8c26025efed9df2d84cf0013e19ae6b323b8602e4eb9&mpshare=1&scene=1&srcid=0516HFHYtx2nQQMIthYCU9yB#rd

 

尽管FPGA的配置模式各不相同，但整个配置过程中FPGA的工作流程是一致的，分为三个部分：设置、加载、启动。

      

  • 复位结束配置开始

有多种方式使FPGA的配置进入这一过程。在上电时，电压达到FPGA要求之前，FPGA的上电复位模块将使FPGA保持在复位状态；外部控制PROG_B引脚出现一个低脉冲也可以使FPGA保持在复位状态。

  • 清除配置存储内容

这一步称为初始化，当FPGA复位结束，配置存储器的内容会被自动清除。在这个步骤中，除配置专用接口外，FPGA I/O均被置于高阻态。在整个初始化过程中，INIT_B引脚被置低并在初始化结束后恢复高电平。如果INIT_B信号在外部被拉低，FPGA将一直停留在初始化状态。注意PROG_B信号的脉宽不能太窄。

  • 采样控制信号

初始化结束后，INIT_B信号回到高电平。FPGA开始采集模式选择引脚M[1:0]和变量选择引脚VS。如果为主动模式，FPGA很快就会给出有效的CCLK。VS信号只在主动BPI及其SPI模式中生效。此时，FPGA开始在配置时钟的上升沿对配置数据进行采样。

  • 同步化

每一个FPGA配置数据流都有一个同步头，它是一段特殊的同步字。同步字主要用于帮助FPGA确定正确的数据位置。同步字之前的配置数据都会被FPGA忽略，也就是FPGA仅仅在同步化之后才正式开始接收配置数据。一般而言，同步字都是由0/1数目相同的二进制数组成的，如Spartan3为AA995566。

  • ID检查

FPGA同步化后，会自动检测配置流中的器件ID和目标器件ID是否一致。这一步确保了FPGA不会被错误的配置流误配置。

32位的ID中包含了28位的特征值和4位掩码。特征值包括厂商信息，器件族，器件规模等。当器件ID检查遇到问题时，FPGA会将内部寄存器的第一位ID_Err置高，软件也会显示错误信息。

  • 载入配置内容

在ID检查顺利通过后，FPGA开始加载配置数据。

  • CRC校验

在加载数据过程中，FPGA会对每一帧数据进行CRC校验。如果失败，FPGA会将INIT_B信号拉低并终止配置过程。

  • 启动序列

FPGA配置数据加载完后，FPGA进入启动序列。启动序列事件的默认顺序为先释放DONE引脚，然后激活I/O，最后启动写使能。实际使用中，可以通过BitGen参数对启动顺序进行设置来满足不同的需求。

启动序列内容

阶段

BitGen选项

等待DCM锁定

1~6

LCK_cycle

等待DCI匹配

1~6

Match_cycle

启动全局写使能，允许内部时序元件翻转

1~6

GWE_cycle

释放IO三态，激活IO

1~6

GTS_cycle

释放DONE引脚

1~6

DONE_cycle

FPGA上电后IO状态分析：Vivado软件默认为高阻态
学习使你进步。
07-17 2155
其中，bit和bit_vector类型的默认值均为’0’，而std_logic和std_logic_vector类型的默认值为’U’（未定义）。这种状态下，输出端口不输出电平信号，输入端口也不接收任何外部信号，处于一种中间状态，需要根据实际需求进行配置。在FPGA上电之后，IO端口会进入一个默认的状态，如果不对其进行配置，可能会导致不可预料的结果，比如芯片损坏等。这段代码将输入端口in_data的默认值设置为’1’，并将其与时钟信号进行了关联，在时钟信号上升沿到来时输出高电平信号；
FPGA上电后IO的默认状态
ByteWhiz的博客
08-09 1361
在FPGA（现场可编程门阵列）上电后，所有的输入输出（IO）引脚都处于一个默认的状态。下面我将详细介绍FPGA上电后IO的默认状态，并提供相应的源代码示例。通过适当的配置和控制，我们可以改变这种默认状态，并实现所需的输入输出功能。接下来，我将演示一个简单的FPGA上电后GPIO（通用输入输出）的示例代码。请注意，这只是一个简单的示例代码，实际的FPGA设计通常涉及更复杂的逻辑和信号处理。在实际设计中，我们需要根据要求明确指定每个引脚的默认状态，以确保正确的信号传输和接收。FPGA上电后IO的默认状态。
Xilinx FPGA SPI FLASH 启动加载流程
03-08
Xilinx FPGA SPI FLASH外挂FLASH启动设置，步骤详细，每步骤都有截图，如何生成MCS文件，如何匹配所使用的FLASH型号，如何通过SPI加载MCS文件，非常详细
Xilinx FPGA 嵌入式系统程序引导和启动的流程
07-11
Xilinx FPGA 嵌入式系统程序引导和启动的流程
Xilinx 7系列 FPGA硬件知识系列——FPGA的配置
最新发布
yundanfengqing_nuc的专栏
06-25 530
这就产生问题，因为DCI匹配需要时间，我们的问题就是，过了一段时间，DCI匹配完毕了，但是CCLK却没有了，因此FPGA一直处在Start UP的前2个Phase上，不会到DONE。在该模式下，FPGA向外部的非易失性串行数据存储器或者控制器发出CCLK时钟信号，配置数据会以串行方式载入FPGA，在前几代的FPGA中，存储器通常选择Xilinx官方的XCF串行系列存储器，并给出了相应的设计原理图，但在7系列FPGA中，这种方式被放弃了，其官方的配置文档里并无主串配置模式的相关详细描述。
FPGA设计流程及启动方式
weixin_42193451的博客
04-18 1493
第2步就是PL的配置，也就是传统的 FPGA 下载 bit 流的过程，但要注意的是，在 Zynq 的非 JTAG 模式下，PL 是无法直接自行配置的。SSBL 在 Zynq 的启动过程中是可选的一个阶段，就像所提到的点亮 LED 实验，包括一些其他的比较小型的程序，如果不需要用到操作系统的话，那么 Zynq 的启动流程到 FSBL 阶段就足够了。不同于普通FPGA，zynq的启动是以ARM主导的，包括FPGA程序的加载，Zynq 的具体启动配置是分级进行的，一共可以分为3个阶段。完成 PS 的初始化。
FPGA启动过程
芒果爱火锅的博客
05-07 4338
首先，FPGA相当于一个万能芯片，可以通过编程来实现其逻辑功能。为了实现其功能，就要把这个万能芯片变成自己想要的芯片，因此其内部结构就必须要改变，也就是它内部的资源要重新互联（通过熔丝的断与连），这就必须要有一个文件，这个文件也就是我们经常说的配置文件，因为fpga内部的逻辑结构是有配置数据决定的。 那好，既然我们想要这样的配置文件，那么这个配置文件从哪里来呢？fpga上电前还...
FPGA系列笔记（一）利用excel制作FPGA点位表
chenxuol的博客
09-23 1243
目录 摘要： 一、将网表文件导入excel 二、将FPGA的封装文件导入excel 三、将封装文件中的bank信息添加到网表文件中 四、添加IO电平 摘要： 使用电路绘图软件设计FPGA相关的原理图时，需要出一份FPGA点位文件，以供逻辑设计使用。 本文以mentor VX1.2为例，借助excel，说明了如何出一份FPGA点位文件。 思路是利用excel，将FPGA的封装文件，...
Xilinx FPGA 配置流程及multiboot功能介绍
weixin_46516570的博客
08-30 5068
Xilinx FPGA 配置流程及multiboot功能介绍一、FPGA分类二、FPGA加载流程1、FPGA上电启动2、清除配置内存3、采样配置引脚4、同步5、检查设备ID6、加载数据7、CRC校验8、启动三、配置文件格式四、MultiBoot 一、FPGA分类 从配置角度来看，FPGA可以分为以下三种 1，基于SRAM的FPGA器件, 这类产品是基于SRAM结构的可再配置型器件，上电时要将配置数据读入片内SRAM中，配置完成就可进入工作状态。掉电后SRAM中的配置数据丢失，FPGA内部逻辑关系随之消失。这
Xilinx FPGA配置流程详解与要点
FPGA配置分为三个关键阶段：设置、加载和启动。 首先，配置过程在FPGA复位结束后开始。可以通过电源上电或PROG_B引脚的低脉冲触发复位。在复位期间，配置存储器内容会被清除，所有非配置专用接口处于高阻态，而INIT...
XILINX FPGA配置流程详解
Xilinx FPGA的配置流程是其硬件设计中的关键环节，涉及多个步骤以确保正确无误地加载和启动逻辑功能。以下是详细的配置流程概述： 1. **设置阶段**： - **复位开始**：在上电或通过外部PROG_B引脚触发低脉冲，FPGA...
Xilinx FPGA原理与实践—基于Vivado和Verilog HDL 课件
05-06
Vivado是Xilinx提供的集成设计环境（IDE），它集成了设计输入、综合、布局布线、仿真、硬件编程等功能，为FPGA开发提供了高效的工作流程。学生将学习如何创建工程、编写Verilog代码、设置约束条件、进行仿真验证以及...
FPGA学习总结5：常见IO接口标准
热门推荐
焊武大帝的专栏
01-28 2万+
1.FPGA 常见IO接口配置 Xilinx FPGA提供和支持高性能、可配置、多样化的接口标准。 I/O主要的可配置属性如下： 1.1I/O std： 电平标准 常见IO接口可分为单端IO接口和差分IO接口，详细的IO标准参见下图1，表1 图1：IO接口标准 1.2.output strength（输出驱动器的电流驱动能力） ......
7 seriesFPGA配置方式概述
weixin_43813325的博客
06-16 4594
a
FPGA上电后IO的初始状态
git_database727的博客
09-30 1691
除了输入和输出模式，FPGA上电后的IO引脚还可以配置为三态（高阻）模式。以上给出的Verilog代码示例展示了如何配置FPGA上电后的IO引脚的默认状态。通常情况下，FPGA的IO引脚可能处于以下几种默认状态之一：高电平（1）、低电平（0）、输入模式、输出模式或三态（高阻）模式。FPGA（现场可编程门阵列）是一种灵活可编程的数字电路设备，它的输入/输出（IO）引脚在上电后具有特定的初始状态。需要注意的是，FPGA上电后IO引脚的默认状态是由设计中的约束和配置决定的。
FPGA上电后IO的默认状态（Vivado软件默认为1）
学习使你进步。
07-08 2034
这意味着，如果我们在设计中没有明确地将某个IO端口定义为输入或输出，并在上电后进行初始化，则所有的IO端口都将被定义为高电平输出。一些芯片厂商的FPGA在上电后，其IO端口状态为高阻态（Z状态），需要进行初始化后才能正常使用。在上述代码中，我们将“example_port_out”的初始值设定为高电平（1），而“example_port_in”则没有设定初始值。Vivado是Xilinx官方提供的FPGA开发工具，它提供了丰富的选项来设置FPGA在上电后的默认IO状态。单击“Finish”。
xilinx的FPGA动态局部重配置（DPR）
坚持
11-03 1万+
据我所知到目前为止只有xilinx的FPGA支持动态局部重配置（DPR）。    FPGA的重配置（也叫重构）分为全重构和局部重构，全重构是将整体bitstream 文件download 到FPGA中。局部重构相对复杂，这项技术允许在FPGA内固定逻辑（fixed logic）正常运行时，对重构区域中的逻辑进行动态局部重配置。DPR可以使FPGA内的硬件资源实现分时复用，提高资源的使用率……
Xilinx FPGA Partial Reconfiguration 部分重配置 详细教程
zhanghaijun2013的博客
06-11 9238
  Partial Reconfiguration（部分重配置）在现在的FPGA应用中越来越常见，我们这次的教程以Project模式为例来说明部分重配置的操作过程。   这里我们使用的Vivado版本是2017.2，使用的例程是Vivado自带的wavegen工程，并在工程中增加一个计数器模块，如下图所示 这个模块的代码也很简单，就是加1计数 module count_add( input clk, input rst, output reg [7:0]
评论
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值