自定义博客皮肤VIP专享

*博客头图:

格式为PNG、JPG,宽度*高度大于1920*100像素,不超过2MB,主视觉建议放在右侧,请参照线上博客头图

请上传大于1920*100像素的图片!

博客底图:

图片格式为PNG、JPG,不超过1MB,可上下左右平铺至整个背景

栏目图:

图片格式为PNG、JPG,图片宽度*高度为300*38像素,不超过0.5MB

主标题颜色:

RGB颜色,例如:#AFAFAF

Hover:

RGB颜色,例如:#AFAFAF

副标题颜色:

RGB颜色,例如:#AFAFAF

自定义博客皮肤

-+
  • 博客(7)
  • 收藏
  • 关注

转载 FPGA底层架构——FPGA六大组成部分

FPGA的IOB是输入/输出块(Input/Output Block)的简称,它是FPGA内部实现复杂逻辑的关键部分,负责处理输入输出信号。IOB内部包含了一系列的逻辑单元,用以完成信号的缓冲、驱动、映射等功能。在FPGA中,CLB是实现逻辑功能的基本单元,一个CLB由2个slice组成,slice可以分成以下的两类:SliceM(Memory)和SliceL(Logic)。通过 FPGA 芯片提供的DCM 功能, 可灵活地控制时钟频率、相位转换和时钟脉冲相位差。1个进位链(Carry Chain)

2024-04-20 19:21:00 4555

原创 FPGA设计流程及启动方式

第2步就是PL的配置,也就是传统的 FPGA 下载 bit 流的过程,但要注意的是,在 Zynq 的非 JTAG 模式下,PL 是无法直接自行配置的。SSBL 在 Zynq 的启动过程中是可选的一个阶段,就像所提到的点亮 LED 实验,包括一些其他的比较小型的程序,如果不需要用到操作系统的话,那么 Zynq 的启动流程到 FSBL 阶段就足够了。不同于普通FPGA,zynq的启动是以ARM主导的,包括FPGA程序的加载,Zynq 的具体启动配置是分级进行的,一共可以分为3个阶段。完成 PS 的初始化。

2024-04-18 21:12:39 1612 1

原创 verilog编程小题

分频——(难点:奇数、小数分频)

2024-04-13 17:37:15 277 1

原创 FPGA时序分析

FPGA中亚稳态【Tsu建立时间】【Th保持时间】【Tmet决断时间】【recovery恢复时间】【removal移除时间】CDC跨时钟域处理及相应的时序约束【set_clock_groups】【set_max_delay】

2024-04-10 20:21:29 263 1

原创 存储器相关问题

存储器各类型

2024-04-10 15:47:24 278 1

原创 VS code无法自动调用iverilog 检错问题

VS code无法自动调用iverilog 检错问题

2022-11-11 09:29:45 2662 4

原创 《数字信号处理》——(一).DTFT、DFT(python实现)

python绘制频谱图DTFT,DFTpython绘制频谱图:序列的傅里叶变换(DTFT),离散傅里叶变换(DFT)《数字信号处理》、python学习记录涉及知识(之前用matlab来画图,深感matlab打开、运行较慢,就学习了一下python,初学者,错误之处欢迎指正)DTFT原理;DFT原理;python matplotlib库DTFT、DFT原理一.DTFTX(ejω)=∑n=−∞∞x(n)e−jωnX\left(e^{j \omega}\right)=\sum_{n=-\

2022-01-08 18:51:43 3788

空空如也

空空如也

TA创建的收藏夹 TA关注的收藏夹

TA关注的人

提示
确定要删除当前文章?
取消 删除