迅速构建最初级的VMM testbench

最新推荐文章于 2024-07-13 17:31:30 发布

原创最新推荐文章于 2024-07-13 17:31:30 发布 · 1.7k 阅读

1 ·

CC 4.0 BY-SA版权

文章标签：

#descriptor #interface #include

SystemVerilog 专栏收录该内容

83 篇文章

订阅专栏

本文介绍了一种在设计初期快速构建验证环境的方法，包括关键组件如接口、事务描述符、驱动等，并提供了一个简单的测试程序示例，展示了如何生成并验证读写事务。

一般在design才出来的阶段，我们需要迅速构建一个简单够用的testbench，以便能够检查最基本的功能。这样的direct test 的testbench需要几个组件

1. interface 2. transaction descriptor 3. Driver/BFM/Master with in_chan 4. tb_env （只有一个Driver）组件

5. test programe 6. test_top which harness the test, dut, interface

在test program中直接产生transaction descriptor的实例（例如pkt），并且通过 pkt.randomiz() with { kind== READ ;} 这样的外部附加约束的形式得到随机化的transactor，然后 env.mst.in_chan.put(pkt); 最好在进行一些简单的比较。

例如：

`include “tb_env.sv” program simple_test; vmm_log log = new(“Test”, “Simple”); tb_env env = new; initial begin apb_rw rd, wr; bit ok; env.start(); wr = new; ok = wr.randomize() with {kind == WRITE;}; if (!ok) begin `vmm_fatal(log, “Unable to randomize WRITE cycle”); end env.mst.in_chan.put(wr); rd = new; ok = rd.randomize() with { kind == READ; addr == wr.addr; }; if (!ok) begin `vmm_fatal(log, “Unable to randomize READ cycle”); end env.mst.in_chan.put(rd); if (rd.data[15:0] !== wr.data[15:0]) begin `vmm_error(log, “Readback value != write value”); end log.report(); $finish(); end endprogram