VCS时序后仿真sdf反标

最新推荐文章于 2025-03-25 17:30:50 发布
最新推荐文章于 2025-03-25 17:30:50 发布
阅读量359 收藏 1
点赞数 2
CC 4.0 BY-SA版权
文章标签： 基带工程 fpga开发 云计算 risc-v 边缘计算
版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。
本文链接：https://blog.youkuaiyun.com/myx_mike/article/details/135957762

myx_mike
关注
后仿真中《SDF反标必懂连载篇》之 反向提取SDF反标延迟
那么菜的博客
07-11 1400
我们知道，我们在完成SDF时序反标之后，首先要做的事情：检查sdfannotation 文件。因为，通常以为小事一桩的某个反标路径，可能在后期时序仿真过程中，埋下陷阱。那么，回归主题：有时候，我们在debug 时序采样问题的时候，需要检查某个时序器件的时序反标信息数据。第二步： 执行 report_timing -file U130.timing.rpt tb_top.macinst.U130。今天，整理一下最近工作中遇到的一个问题，及解决问题的办法，仅分享给大家。今天，不妨尝试如下的方法。
后仿真中《SDF反标必懂连载篇》之 timescale 设置导致 SDF 反标延迟事故案例
那么菜的博客
07-20 1184
今天，通过案例，实实在在的分析 SDF 和 timescale 之间的内在联系。将工作中遇到的陷阱，分享给大家。关于SDF延迟精度和timescale 之间的关系，前面的文章，已经提到了。
后仿真中的必懂VCS仿真选项之+neg_tchk/-negdelay/
那么菜的博客
05-11 3060
针对的是timing check task，即$setuphold / $recrem / $nochange 这三种task（据我所知，有且只有这3种），如果这些timing check task中的timing limit有负值，就需要加上这个option，否则vcs会把负的timing limit当作0来处理。针对的是延时的计算，即cell内部（IOPATH）或者cell to cell间（INTERCONNECT）的延时，如果不使用这个option，vcs同样会把负的delay值当作0来处理。
VCS后仿调试记录（Post-PR with SDF）
PoPo's Blog
03-25 1939
前一篇文章记录了一些在做Pre-PR网表仿真阶段遇到的一些问题和解决思路，这篇把坑填一下，总结下使用VCS工具做Post-PR网表仿真和带SDF(Standard Delay Format)反标仿真的一些问题记录。
[VCS]门级仿真及SDF反标
元直的博客
09-08 8187
相对于RTL仿真，门级仿真占用的计算资源虽然很多，但是在静态时序检查（STA）工具普遍应用之前，带时序的动态门级仿真几乎可以说是唯一的timing sign-off手段了。 那么在STA工具已经成熟的现在，门级仿真还有存在的必要吗？为什么有些公司的设计流程中还包括门级仿真这个必需的步骤呢？
VCS simulation 数据库 test结果反标
m0_38054858的博客
04-27 1235
图片是最近遇上的一个问题，经过一番询问查找后知道如何解决这个问题了。 vcs有一个对仿真结果进行后处理的指令，为 cm_post。 cm_post -dir simv.vdb -test_name xxxx_test -test_status "pass" 这个语句是可以将simv.vdb中的xxxx_test这个testcase 的status改成 pass。 其中pass的位置还可以是 fail/assert/warm/unknow。而且指令 写什么，数据库中就会变成什么，也就是说这个指令不会对
sdf反标之RETAIN信息
kevindas的博客
10-21 1万+
RETAIN TIME指的是从输入变化后开始计算，输出保持的时间。过了RETAIN TIME后，输出会出现一段X态，直到最终稳定。网表的sdf文件里面会标注路径的RETAIN信息，比如一个两输入的与门： and u(qout, d1, d2); specify (d1 => qout) = (10); (d2 => qout) = (10); endspecify ...
VCS时序后仿真——设置特定instance不做时序检查
myx_mike的博客
05-28 3703
1. 一种方式是通过tcheck instance_name -xgen -disable，在sim的ucli tcl中运行，可以将不需要时序检查的violation cell不产生X而影响到时序后仿真的结果，但log中依旧会报告有时序Timing violation。2. 这里重点讲的是另一种方式，可以对特定instance设置不检查时序timing check。首先，在vcs 命令加一个+optconfigfile+file_name的命令option。
后仿真中《SDF反标必懂连载篇》之 多个SDF 文件反标疑问
那么菜的博客
07-02 1902
门级网表又分为，pr前和pr后，后端做完布局布线之后的，修改好timing的网表称为带时序的pr网表，pr网表进行仿真时，后端布局布线之后由“QRC”出spef，通过PT生成sdf，sdf文件中会把布局布线过程中器件延时和线延时记录下来，我们需要sdf文件用来告诉仿真工具真正的timing信息，仿真工具改变元件的默认timing。设计经过综合之后会生成门级网表，在门级网表里面包含了时序信息，这时的验证称之为后仿，除了验证功能是否满足，还要验证时序是否有违例的情况。但是PT工具在这里帮了大忙。
后仿真中《SDF反标必懂连载篇》之 探究 SDF延迟精度 与 timescale 精度问题
那么菜的博客
07-20 1615
本篇文章，同样属于后仿真中的SDF反标系列文章内容之一。今天，将前仿真中的timescale 和 后仿真中 timescale+sdf 延迟数据，进行贯通讲解。不要忽视这部分内容，因为后仿真的成功准确与否，时间精度问题，很重要。为什么？接下来一一讲解。
后仿真中《SDF反标必懂连载篇》之 ＜INTERCONNECT/IOPATH＞ 到底反标电路路径是哪里
那么菜的博客
06-13 1538
对于SDF INTERCONNECT ENTRY 描述，我们在之前的文章有详解。读万卷书，行万里路。实践很重要。今天，搞一下SDF INTERCONNECT / IOPATH 延迟数据信息，究竟反标的是哪一路径延时？究竟在电路上一段段如何表现出延迟现象的呢？
后仿真中《SDF反标必懂连载篇》之 timing violation 你读对了？
那么菜的博客
07-02 1719
大家好，今天主要记录和大家分享一下，最近一直在搞的GLS，一点点仿真心得。对于第一次实战门级网表仿真的朋友，肯定内心有一万个疑问不解。其实没有别的办法，向有经验的老师傅请教，是一个不错的渠道。另外，我们要自己上心，有疑问，解决疑问，才能真正的成长。
芯片后仿及SDF反标注
weixin_62023331的博客
06-21 6954
芯片后仿，SDF延迟反标注
sdf文件
weixin_43755290的博客
07-23 9626
(笔记来源： http://blog.sina.cn/dpool/blog/s/blog_9c9b95910102yqqu.html?vt=4) 如何反标SDF文件？ SDF文件里面的时序都有几个意思？ 怎么验证波形上的延迟是按照SDF文件来的呢？ 从概念上来说，数字验证包含两方面的内容，一个是验证功能，另一个是验证时序。对应的仿真模型（不论是model，standard cell等）也不外乎这两...
后仿真中《SDF反标必懂连载篇》之 SDF 预编译选项
那么菜的博客
06-30 1082
如果我们的设计代码进行了修改，但是sdf文件并没有修改，此时如果编译完后，在析构的时候还要再进行一次sdf文件的解析反标，将会比较耗费时间，为此，一般的EDA工具都提供了另外一种反标方式，即对sdf文件进行预编译，如果sdf文件并没有修改，仅设计文件进行修改，此时就可以采用sdf预编译方式，具体操作步骤如下示例。【反标信息一】在系统任务$sdf_annotate中添加要使用的已经预编译的反标文件。【反标信息二】在析构命令中加入已经预编译的反标文件，大家可以仔细观察下两者差异。
vcs后仿步骤
weixin_40936351的博客
05-12 6206
后仿的步骤
芯片验证之后仿真
weixin_56631451的博客
04-17 9142
本文梳理了芯片开发中验证人员进行的后仿真流程和具体的实现步骤和方法，并对仿真中要注意的事项进行了具体描述。
门级仿真经验（SDF反标及其工作原理）
热门推荐
verybing的专栏
02-16 2万+
门级仿真经验（SDF反标及其工作原理） Standard Cell的仿真模型：首先我们先看一个stand cell的仿真模型 一般情况下，仿真模型包括两个部分，一个部分是功能部分也就是这个standcell的功能，可以用udp元件或者逻辑功能做表述，第二个部分是时序反标和时序检查部分，这部分主要是提供sdf反标时序，和timingcheck的类型，并且通过系统函数告知仿真者和改变输出值。 `
vcs2022使用pmos
最新发布
04-24
### VCS 2022 中 PMOS 的使用方法 在 Verilog 和 VHDL 设计中，PMOS 是一种常见的晶体管模型，在模拟电路设计中有广泛应用。以下是有关如何在 Synopsys VCS 2022 版本中配置和使用 PMOS 的详细说明。 #### 1. 定义 PMOS 器件 在 Verilog HDL 中，可以利用 `pmos` 关键字来声明 PMOS 晶体管实例。通常情况下，PMOS 被用于构建 CMOS 反相器或其他逻辑门结构。以下是一个简单的例子： ```verilog // 定义模块并引入 pmos 实例 module inverter_pmos ( input wire A, // 输入信号 output wire Y, // 输出信号 supply1 VDD // 电源电压 ); pmos p1 (Y, A, VDD); // 创建一个 PMOS 晶体管实例 endmodule ``` 此代码片段展示了如何通过 `pmos` 关键字创建一个 PMOS 晶体管，并将其连接到输入端口 `A`、输出端口 `Y` 和电源节点 `VDD`[^2]。 #### 2. 设置仿真环境 为了运行包含 PMOS 的设计，需要设置合适的仿真工具参数。Synopsys VCS 提供了一个强大的命令行接口来进行这些操作。下面是一些常用的选项及其作用： - `-sdf`: 将标准延迟文件(SDF)应用于网表以反映实际器件行为。 - `-f`: 批量加载多个脚本或源码文件。 - `-debug_all`: 启用调试模式以便于分析错误日志。 启动仿真的典型命令如下所示： ```bash vcs -R -lca -f file_list.f +define+USE_PMODS ./simv ``` 这里假设有一个名为 `file_list.f` 的列表文件包含了所有的Verliog/VHDL源程序路径；而宏定义则可能影响某些条件编译部分是否启用特定功能比如支持p型MOSFET建模等特性[^3]。 #### 3. 参数化与优化 对于更复杂的项目来说，调整工艺角(process corners)，温度范围以及供电电压等因素是非常重要的环节之一。可以通过修改相应的库文件或者直接指定额外的开关实现这一点: ```tcl set_process_corner slow; set_temperature {min=0 max=85 unit="C"}; set_voltage {name="VDD" value=1.8}; run_simulation; exit; ``` 以上TCL脚本样例演示了怎样改变进程角落为慢速情形下的情况同时设定了工作温区还有核心供应轨的高度均为1.8伏特之后再执行整个流程最后安全退出系统[^4]。 #### 结论 综上所述，在VCS环境中成功部署并验证基于PMOS的设计涉及几个关键步骤：正确编写RTL描述中的元件调用关系；合理安排好外部辅助资源如SPICE netlists之类的东西导入进来配合起来看效果；再加上精心挑选出来的各类物理属性约束共同构成了完整的解决方案框架体系[^5]。
评论
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值