Verilog学习——三八译码器实现跑马灯

本文介绍了使用Verilog语言设计并实现了一个跑马灯电路,通过模块调用和三八译码器控制LED阵列,同时提供了仿真模块测试计数器和选择器的工作状态。

摘要生成于 C知道 ,由 DeepSeek-R1 满血版支持, 前往体验 >

一、代码实现

设计定义:利用模块的调用,通过三八译码器来实现跑马灯。

`timescale 1ns / 1ns

module led_run2(
    input        clk  ,
    input        rstn ,
    output[7:0]  led
    );
    
    reg[24:0]    cnt  ;
    reg[2:0]     sel  ;

    always @(posedge clk or negedge rstn) begin
        if(!rstn)
            cnt <= 0;
        else if(cnt == 25_000_000-1)
            cnt <= 0;
        else
            cnt <= cnt + 1'd1;
        
    end
    always @(posedge clk or negedge rstn) begin
        if(!rstn)
            sel <= 0;
        else if(cnt == 25_000_000-1)
            sel <= sel + 1'd1;
    end
    decoder_3_8 inst0(
    .S0  (sel[0]) ,
    .S1  (sel[1]) ,
    .S2  (sel[2]) ,
    .out (led)   //output reg[7:0] led
    );
endmodule

二、仿真

`timescale 1ns / 1ns

module led_run_tb();
    reg        clk  ;
    reg        rstn ;
    wire[7:0]  led  ;

led_run2 inst0(
    .clk  (clk  ) ,
    .rstn (rstn ) ,
    .led  (led  )
    );

initial clk = 1;
always #10 clk = ~clk;

initial begin
    rstn = 0;
    #201;
    rstn = 1;
    #2000_000_000;//#4000_000_000超过数额范围
    #2000_000_000
    #500_000_000
    $stop;
    end
endmodule

 

 

评论
添加红包

请填写红包祝福语或标题

红包个数最小为10个

红包金额最低5元

当前余额3.43前往充值 >
需支付:10.00
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明:

1.余额是钱包充值的虚拟货币,按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载,可以购买VIP、付费专栏及课程。

余额充值