- 博客(9)
- 收藏
- 关注
RSS订阅原创 verilog十二进制计数器
设计一个具有异步复位（rst），同步使能（en）功能的十二进制计数器，计数结果显示 在 DP8 数码管上，进位标志在 led8 灯显示。 具体设计要求： 1）以 1HZ 为计数脉冲，计数值显示在数码管 DP8 上，进位标志位 led8。 2）rst：0 有效，使用开关 sw1。复位时（0），计数器值、进位标志清零。 en：1 有效，使用开关 sw2。有效时，计数器工作； ...
2021-11-28 16:24:29
7396
1
原创 verilog多路数据选择器实现
实验内容：有四路数据的输入，通过开关来选择输出哪一路数据，同时使用 LED 指示 灯和数码管来显示输出的数据内容和路数。 用 Verilog 语言设计一个四路数据选择器程序；A,B,C,D 为四路数据输入， sel 为选择端，数码管 DP1 指示选择路数，A 的时候显示 0，B 的时候显示 1，C 的时候显示 2，D 的时候显示 3，dataout 同时输出该数据。 程序代码：module duolu(A,B,C,D,sel,dataout,ds,seg7);input [.
2021-11-21 15:21:27
2733
原创 数码管7段译码电路
用拨码开关产生 0000~1111，FPGA 器件产生译码电路，把 16 进制数显示在 数码管上。 程序代码：module seg(d_in,a,b,c,d,e,f,g,dp,ds);input[3:0] d_in;output [7:0] ds;output a,b,c,d,e,f,g,dp;reg [7:0] seg; //g,f,e,d,c,b,a,dpassign ds = 8'b01111111;assign dp=seg[0];assign a=seg[1];.
2021-11-21 15:10:00
4749
空空如也
空空如也
TA创建的收藏夹 TA关注的收藏夹
TA关注的人