【芯片验证】通关寄存器与ral_model —— backdoor后门访问实操测试

前言

在之前工作的基础上，补充关于关于寄存器后门访问的测试，以及如何在流程上进行后门路径生成方法（放在下一篇吧）。这些内容参考了以下的文章：

[UVM源代码研究] 聊聊寄存器模型的后门访问 - 知乎

001_uvm_ralgen_ug(Generating a RAL Model) - 简书

[UVM]UVM Register Model之Backdoor Access模型构建_uvm reg model backdoor-优快云博客

以及

uvm_ralgen_ug.pdf和IP-XACT Standard Structure.pdf两份官方资料。进行测试的环境为：