moon9999的博客

实验所用板子为altera DE2板子，FPGA为Cyclone II:EP2C35F672C6，quartus版本为13.0

timer是软核里的计时器。1.添加nios ii系统加入nios ii processor, ram, jtag, timer,，注意连线。图例中pio,spi都不用添加。2.实例化qsysmodule work( CLOCK_50 ,KEY );input CLOCK_50;input [3:0] KEY;wire clk, rst;assign cl

实验所用板子为altera经典的DE2板子，FPGA为Cyclone II:EP2C35F672C6，quartus版本为13.0

1.新建工程：打开Quartus II 13.0，点击File->New Project Wizard，点击Next后可以看到如图2所示的对话框，选择工程路径给工程命名（注意：工程名必须和顶层模块名一致，否则编译会报错）。这里我们将工程名命名为lights。2.选择器件：这里我们选择Cyclone II里头的EP2C35F672C6这个芯片。直接点击finish。至此我们完成了qu

SignalTap II内置逻辑分析仪是quartus ii开发过程中必要的工具，用于抓取工程运行中实际产生的信号。这与modelsim不同，modelsim属于功能验证，是“理论上”的波形，而signaltap ii抓取的真实的波形（当然也不能保证全对！），是随着码流烧录进FPGA然后综合处一块区域为逻辑分析仪。1.建立工程并编译。首先当然已经完成工程了，需要对波形进行抓取检测。

开发板型号：DE-2FPGA型号：EP2C35F672C6N软件型号：Quartus II 13.0电源：输出DC（直流）9V 1.3A下载线：USB-方口下载线准备接好电源线数据线，并等待数据驱动安装，若安装不成功则手动安装；手动安装驱动：控制面板---硬件和声音---设备管理器---通用串行总线控制器，注意有叹号或者×号的总线选项，右键---更新驱动程序软件---浏

前言论疫情可以把一个人逼到什么地步呢！甚至可以让我无聊到把4年前的FPGA板子拿出来搞点事情。要搞个什么事呢，我想在一个tft屏做一个下图这样的阵列，能把内部的一些信号比如状态机的状态输出到屏幕上，辅助我定位后续的一些问题。这功能就有点类似与状态灯，只不过这个板子的状态灯只有4个，肯定是不够用的，所以我要做这么个东西出来。实际上看内部的一些状态是不用这种阵列的，用...

时序分析是FPGA开发过程中极为重要的一环。在一些简单的工程中时序约束可能会被忽略，但是时序约束仍然是保证系统正常工作的关键因素之一。quartus ii的时序约束可以通过TimeQuest Timing Analyzer来完成。参考《FPGA现代数字系统设计及应用》1.TimeQuest基本流程TimeQuest时序约束是作用在门级网表上的，因此在进行时序约束前应该首

实验所用板子为altera DE2板子，FPGA为Cyclone II:EP2C35F672C6，quartus版本为13.0实验目的在DE2板子的7-segment display数字显示屏HEX0上每秒加一显示数字0-9。KEY[0]为复位信号，按下时为0。实验代码/*HEX0[0] = 1'b0; //enable |||||[0]||||[5] [1]

所用板子为altera DE2板子，FPGA为Cyclone II:EP2C35F672C6，quartus版本为13.01.LCD规格与接口DE2板子上的LCD为16*2，是最简单的LCD显示屏。数据储存器地址为第一行00H~0fH，第二行40H~4fH。但是需要注意的是，在需要向数据存贮器赋值时，需要赋值为80H~8fH和c0H~cfH，因为只有第一位置1数据存贮器地址地址输入才为

在研究固定系数乘法器的查超标法，需要用到ROM存储器，因此探究了下初步使用。器件：altera Cyclone III1.建立工程与主文件2.建立ROM的初始化文件由于ROM不可写入，因此其数据的存储需要一个初始化文件，里面预写入ROM中的存储数据。在File->New...里选择Hex文件或MIF文件都可以，用MIF文件更加容易借助其他工具如MATLAB等进行修改与生

实验所用板子为altera DE2板子，FPGA为Cyclone II:EP2C35F672C6，quartus版本为13.01.实验设计向512K SRAM中读写数据，用SW[0]为读写判定信号，SW[0] = 1（推上） -> read, 0（推下） -> write时钟分频：50MHz ->1Hz数据显示：读取的数据显示在7段线数字屏上2.SRAMSRAM读写信号（对

chipscope是ISE的内置逻辑分析仪，用来分析FPGA的信号。

vivado版本为2016.4，开发板为zynq，FPGA为xc7z010clg400-2

前言我的最终目的还是想在FPGA上做一个小游戏，具体做啥还没想好但是我需要一些基本的素材，所以我先在屏幕上画一个X出来再说，就像下面这个图：制作有一个基础的tft模块已经在【FPGA的小娱乐】tft显示屏生成信号辅助测试阵列里说明过了，就是提供chan_in作为输入接口的tft_ctrl模块，基于这个模块的接口可以很简单的做出来画矩形的模块：module square_gen( input [10-1:0]x_point, input [10-1:0]y_point, inp..

最近开始鼓捣AC620这个板子，上来第一步就是要把引脚分配整理下，因为本身附带的文档并没有引脚分配文档。开发板：AC620芯片：Cyclone IV E EP4CE10F17C8软件：quartus ii一般来说对于芯片的引脚分配，最稳妥的方式就是在pin planner中手动设置，当然用脚本文件也是可以的，一般的板子会提供一个.csv来提供所有的引脚分配。不过这个板子没有所以只...

XGpio_Initialize( XGpio * InstancePtr,u16 DeviceId)  ;InstancePtr:指向设备的指针（自己定义），DeviceId：设备id,xparameters.h中找到。返回：XST_SUCCESS（成功），XST_DEVICE_NOT_FOUND（失败）。XGpio_SetDataDirection(XGpio