Dynamic Partial Reconfiguration 1 Summary

【本文原创，转载请说明】

【感谢LLJ学长白皮书的帮助】

这是我一开始在TsinghuaEDA实验室接触的技术，当时为此看了近30篇论文，不过现在都忘了，惭愧惭愧，没有及时的记录。

现在重新来记录下当时在学长帮助下所做过的项目，然后看看能不能和VTR-to-Bitstream结合起来。

1、首先先讲一下动态可重构技术的概念吧。 可重构计算(Recongfigurable Computing)技术是指在软件的控制下，利用系统中可以重复利用的资源（FPGA中的逻辑器件等），根据设计的需要重新设计出一个新的计算平台，达到接近专用硬件设计的高性能。它避免了微处理器计算模式因为取址、译码等步骤导致的性能损失，同时也消除了专用集成电路(ASIC)计算模式因前期设计制造的复杂过程带来的高代价和不可重构等缺陷。

动态： 在上电的时候随时能控制FPGA中相应的配置。

如图1.1所示，假设在一块FPGA中有两个module, A&B， 我们将B定义为可重构模块，那么我们就可以将功能块b1,b2,b3,b4等按照我们的要求依次放入B模块中。