- 博客(7)
- 收藏
- 关注
RSS订阅原创 xilinx 7系列PCIE128位设计重读
自动传输模式：完成到远程设备响应配置空间请求；对入站请求的错误消息响应，这些请求格式错误或无法被核心识别用户自定义：内存、原子操作和对远程设备的I/O请求；完成对用户应用程序请求的响应（tx_cfg_req通知用户应用程序内部生成的等待仲裁传输数据路径的tlp，tx_cfg_gnt断言以允许传输挂起的内核生成的TLP）；单周期以及多周期EOF Scenarios.背靠背的tlp，以最大限度地利用带宽,所有tlp必须从数据总线的最低DW开始[31:0].
2024-11-06 16:55:17
658
原创 【无标题】vivado matlab仿真
matlab生成的补码，在读入到vivado里面做仿真的时候，可能会出现波形异常的情况：即波形的最高处跟最低处发生了翻转，这时候需要将最高位进行翻转，即可得到正常的波形。
2024-06-03 12:45:02
140
原创 vivado test_bench的几个点
（3）$readmemb("<数据文件名>",<存储器名>,<起始地址>,<终止地址>);（6）$readmemh("<数据文件名>",<存储器名>,<起始地址>,<终止地址>);（2）$readmemb("<数据文件名>",<存储器名>,<起始地址>);（5）$readmemh("<数据文件名>",<存储器名>,<起始地址>);（1）$readmemb("<数据文件名>",<存储器名>);（4）$readmemh("<数据文件名>",<存储器名>);当端口的信号很多的时候，可以这样例化。
2024-05-24 15:19:35
478
1
原创 vivado与modelsim仿真的方法
输入vsim -L unisims_ver -L unisim -L unifast_ver -L unimacro_ver -L secureip -L simprims_ver work.board glbl -voptargs=+acc。这种情况下会出现库缺失的情况，需要将modelsim安装目录下面的modelsim.ini文件设置去掉只读模式，这样每次联合仿真的时候，modelsim安装目录下面的ini文件会被重新写，这也许会导致一些新的工程有库缺失的情况。
2024-04-12 10:52:48
927
AXI Bridge for PCI Express Gen3 Subsystem v3.0
2024-01-03
Virtex-7 FPGA Gen3 Integrated Block for PCI Express v4.3
2024-01-03
pcie Virtex-7 FPGA Gen3 Integrated Block for PCI Express pg023
2024-01-03
空空如也
TA创建的收藏夹 TA关注的收藏夹
TA关注的人