DSP5-TMS32F28377D外设中断学习记录篇

已于 2024-12-13 17:29:57 修改
阅读量2.6k 收藏 12
点赞数
分类专栏： DSP 文章标签： dsp开发
于 2023-08-11 16:13:46 首次发布
版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。
本文链接：https://blog.youkuaiyun.com/m0_59318460/article/details/132232045
版权
中断架构
C28x CPU 有 14 个外设中断线。 其中两个（INT13 和 INT14 ）分别直接连接到 CPU 定时器 1 和 2 。 其 余12 个通过增强型外设中断扩展模块（ePIE 或缩写版 PIE ）连接到外设中断信号。 PIE 将多达十六个外设中断复用到每个 CPU 中断线中。 它还扩展向量表，以允许每个中断具有自己的 ISR 。 这允许 CPU 支 持大量的外设。
TMS320F2837X 系列 DSP 的中断由 3 级组成，外设级， PIE 级， CPU 级（
PIE ），它们的构成如图：

中断路径分为三个阶段-外设级中断，PIE 级中断和 CPU 级中断。每级中断有自己的使能和标志寄存器。该系统允许 CPU 处理一个中断，而其他中断处于待处理状态，在软件中实现和优先化嵌套中断，并在某些关键任务期间禁用中断。最内核的部分为 CPU 级中断，也就是 CPU只能响应从 CPU 中断线上过来的中断请求，但 28377 中断源众多，CPU 没有那么多中断线在有限中断线的情况下，只能安排中断线进行复用。每级中断有自己的使能和标志寄存器。 该系统允许 CPU 处理一个中断，而其他中断处于待处理状态，在软件中实现和优先化嵌套中 断，并在某些关键任务期间禁用中断。图 2.6.4 显示了 28377 中断的传递路径架构。

当外设产生中断（在 PIE 组 x，通道 y 上）时，它会触发以下事件序列：
1. 中断被锁存在 PIEIFRx.y 中。
2. 如果设置了 PIEIERx.y ，中断将传递。
3. 如果 PIEACK.x 清零，则中断传递， PIEACK.x 被置位。
4. 中断在 IFR.x 中被锁存。
5. 如果设置了 IER.x ，则中断传播。
6. 如果 INTM 清零， CPU 接收中断。
7. 在通道的 D2 或更后阶段的任何指令都要完成。早期阶段的指令被刷新。
8. CPU 将其上下文保存在堆栈中。
9. 清除 IFR.x 和 IER.x 。 INTM 设置。 EALLOW 被清除。
10. CPU 从 PIE 中获取 ISR 向量。 PIEIFRx.y 被清除。
11. CPU 分支到 ISR 。
中断延迟是 PIEIFRx.y 锁存中断和第一条 ISR 指令进入 CPU 流水线执行阶段之间的时间。最小中断延迟为 14 个 SYSCLK 周期。 ISR 或堆栈存储器上的等待状态将增加延迟。外部中断至少为 GPIO 同步增加两个 SYSCLK 周期，以及额外的输入验证时间（如果使用）。使用 C28x RPT 指令创建的循环不能中断。

 使用与配置

上电时，默认情况下不会启用中断。 PIEIER 和 IER 寄存器被清零， INTM 置 1 。 应用代码负责配置和使能 所有外设中断。
要启用外设中断，请执行以下步骤：
1. 全局禁止中断（ DINT 或 SETC INTM ）。
2. 通过设置 PIECTRL 寄存器的 ENPIE 位来使能 PIE 。
3. 将每个中断的 ISR 向量写入 PIE 向量表中的相应位置，可在 Table 2-2 中找到。
4. 为每个中断设置相应的 PIEIERx 位。 PIE 组和通道分配可以在 Table 2-2 中找到。
5. 为包含已启用中断的任何 PIE 组设置 CPU IER 位。
6. 在外设中使能中断。
7. 全局使能中断（ EINT 或 CLRC INTM ）。
步骤 4 不适用于直接连接到 CPU。

 

//按键按下，对应数码显示数字+1
#include "F28x_Project.h"     // Device Headerfile and Examples Include File
#include "F2837xD_Ipc_drivers.h"

void GPIO_Setup(void);
void SEG_DATA(unsigned char d);
interrupt void xint1_isr(void);
interrupt void xint2_isr(void);
interrupt void xint3_isr(void);
interrupt void xint4_isr(void);
void ExintInit();

#define   SBIT3     GpioDataRegs.GPBDAT.bit.GPIO58
#define   SBIT2     GpioDataRegs.GPBDAT.bit.GPIO59
#define   SBIT1     GpioDataRegs.GPBDAT.bit.GPIO60
#define   SBIT0     GpioDataRegs.GPBDAT.bit.GPIO61

unsigned char const table[]={//共阴极0~f数码管编码
0xfc,0x60,0xda,0xf2,     //0~3
0x66,0xb6,0xbe,0xe0,    //4~7
0xfe,0xf6               //8~9
};

Uint16 InterruptCount1 = 0,InterruptCount2 = 0,InterruptCount3 = 0,InterruptCount4 = 0;

void main(void)
{
// Step 1. 初始化系统，锁相环,看门狗，外设时钟
   InitSysCtrl();

#ifdef _STANDALONE
#ifdef _FLASH
// 发送引导命令以允许CPU2应用程序开始执行烧写
IPCBootCPU2(C1C2_BROM_BOOTMODE_BOOT_FROM_FLASH);
#else
// 发送引导命令以允许CPU2应用程序开始仿真
IPCBootCPU2(C1C2_BROM_BOOTMODE_BOOT_FROM_RAM);
#endif
#endif


#ifdef _FLASH
   InitFlash();
#endif

// Step 2. 初始化GPIO:
    InitGpio();
    GPIO_Setup();
    ExintInit();
// Step 3. 清除所有中断；初始化中断向量表；禁止CPU中断
    DINT;

// 初始化PIE控制寄存器至默认状态，默认状态所有PIE中断被禁止；所有标志位被清除。
    InitPieCtrl();

//禁止所有CPU中断，清除CPU中断相关标志位。
    IER = 0x0000;
    IFR = 0x0000;

// Initialize the PIE vector table with pointers to the shell Interrupt
// Service Routines (ISR).
// This will populate the entire table, even if the interrupt
// is not used in this example.  This is useful for debug purposes.
// The shell ISR routines are found in F2837xD_DefaultIsr.c.
// This function is found in F2837xD_PieVect.c.
    InitPieVectTable();

    // Interrupts that are used in this example are re-mapped to
    // ISR functions found within this file.
    EALLOW;  // This is needed to write to EALLOW protected registers
    PieVectTable.XINT1_INT = &xint1_isr;//地址赋给PIE通道的这几个中断
    PieVectTable.XINT2_INT = &xint2_isr;
    PieVectTable.XINT3_INT = &xint3_isr;
    PieVectTable.XINT4_INT = &xint4_isr;
    EDIS;   // This is needed to disable write to EALLOW protected registers

    // Step 4. User specific code, enable interrupts:

    // Enable XINT1 and XINT2 in the PIE: Group 1 interrupt 4 & 5
    // Enable INT1 which is connected to WAKEINT:
    PieCtrlRegs.PIECTRL.bit.ENPIE = 1;          // Enable the PIE block
    /*使能PIE通道*/
    PieCtrlRegs.PIEIER1.bit.INTx4 = 1;          // Enable PIE Group 1 INT4
    PieCtrlRegs.PIEIER1.bit.INTx5 = 1;          // Enable PIE Group 1 INT5
    PieCtrlRegs.PIEIER12.bit.INTx1 = 1;          // Enable PIE Group 12 INT1
    PieCtrlRegs.PIEIER12.bit.INTx2 = 1;          // Enable PIE Group 12 INT2
    /*使能PIE组*/
    IER |= M_INT1;//根据CPU向量中断表使能PIE1组和12组
    IER |= M_INT12;

// Enable global Interrupts and higher priority real-time debug events:
    EINT;  // Enable Global interrupt INTM
    ERTM;  // Enable Global realtime interrupt DBGM

    SBIT0=1;DELAY_US(1);
    SBIT1=1;DELAY_US(1);
    SBIT2=1;DELAY_US(1);
    SBIT3=1;DELAY_US(1);

    SEG_DATA(table[0]);
    while(1)
    {
        SEG_DATA(table[InterruptCount2]);
        SBIT0=0;DELAY_US(1);
        SBIT2=1;DELAY_US(1);
        SBIT1=1;DELAY_US(1);
        SBIT3=1;
        DELAY_US(100);
        SBIT0=1;
        SEG_DATA(0);

        SEG_DATA(table[InterruptCount1]);
        SBIT1=0;DELAY_US(1);
        SBIT2=1;DELAY_US(1);
        SBIT3=1;DELAY_US(1);
        SBIT0=1;
        DELAY_US(100);
        SBIT1=1;
        SEG_DATA(0);

        SEG_DATA(table[InterruptCount4]);
        SBIT2=0;DELAY_US(1);
        SBIT1=1; DELAY_US(1);
        SBIT3=1;DELAY_US(1);
        SBIT0=1;
        DELAY_US(100);
        SBIT2=1;
        SEG_DATA(0);

        SEG_DATA(table[InterruptCount3]);
        SBIT3=0;DELAY_US(1);
        SBIT1=1;DELAY_US(1);
        SBIT2=1;DELAY_US(1);
        SBIT0=1;
        DELAY_US(100);
        SBIT3=1;
        SEG_DATA(0);
    }
}

void GPIO_Setup()
{
    GPIO_SetupPinMux(58, GPIO_MUX_CPU1, 0);//BIT3
    GPIO_SetupPinOptions(58, GPIO_OUTPUT, GPIO_PUSHPULL);
    GPIO_SetupPinMux(59, GPIO_MUX_CPU1, 0);
    GPIO_SetupPinOptions(59, GPIO_OUTPUT, GPIO_PUSHPULL);
    GPIO_SetupPinMux(60, GPIO_MUX_CPU1, 0);
    GPIO_SetupPinOptions(60, GPIO_OUTPUT, GPIO_PUSHPULL);
    GPIO_SetupPinMux(61, GPIO_MUX_CPU1, 0);//BIT0
    GPIO_SetupPinOptions(61, GPIO_OUTPUT, GPIO_PUSHPULL);
    GPIO_SetupPinMux(77, GPIO_MUX_CPU1, 0);//dp
    GPIO_SetupPinOptions(77, GPIO_OUTPUT, GPIO_PUSHPULL);
    GPIO_SetupPinMux(78, GPIO_MUX_CPU1, 0);//g
    GPIO_SetupPinOptions(78, GPIO_OUTPUT, GPIO_PUSHPULL);
    GPIO_SetupPinMux(79, GPIO_MUX_CPU1, 0);//f
    GPIO_SetupPinOptions(79, GPIO_OUTPUT, GPIO_PUSHPULL);
    GPIO_SetupPinMux(80, GPIO_MUX_CPU1, 0);//e
    GPIO_SetupPinOptions(80, GPIO_OUTPUT, GPIO_PUSHPULL);
    GPIO_SetupPinMux(81, GPIO_MUX_CPU1, 0);//d
    GPIO_SetupPinOptions(81, GPIO_OUTPUT, GPIO_PUSHPULL);
    GPIO_SetupPinMux(82, GPIO_MUX_CPU1, 0);//c
    GPIO_SetupPinOptions(82, GPIO_OUTPUT, GPIO_PUSHPULL);
    GPIO_SetupPinMux(83, GPIO_MUX_CPU1, 0);//b
    GPIO_SetupPinOptions(83, GPIO_OUTPUT, GPIO_PUSHPULL);
    GPIO_SetupPinMux(85, GPIO_MUX_CPU1, 0);//a
    GPIO_SetupPinOptions(85, GPIO_OUTPUT, GPIO_PUSHPULL);
}

void ExintInit()
{
    EALLOW;
    GpioCtrlRegs.GPAMUX1.bit.GPIO12 = 0;         // GPIO
    GpioCtrlRegs.GPADIR.bit.GPIO12 = 0;          // input
    GpioCtrlRegs.GPAQSEL1.bit.GPIO12 = 1;        // XINT1 Synch to SYSCLKOUT only
    GpioCtrlRegs.GPAMUX1.bit.GPIO13 = 0;         // GPIO
    GpioCtrlRegs.GPADIR.bit.GPIO13 = 0;          // input
    GpioCtrlRegs.GPAQSEL1.bit.GPIO13 = 1;        // XINT2 Synch to SYSCLKOUT only
    GpioCtrlRegs.GPAMUX1.bit.GPIO14 = 0;         // GPIO
    GpioCtrlRegs.GPADIR.bit.GPIO14 = 0;          // input
    GpioCtrlRegs.GPAQSEL1.bit.GPIO14 = 1;        // XINT4 Synch to SYSCLKOUT only
    GpioCtrlRegs.GPAMUX1.bit.GPIO15 = 0;         // GPIO
    GpioCtrlRegs.GPADIR.bit.GPIO15 = 0;          // input
    GpioCtrlRegs.GPAQSEL1.bit.GPIO15 = 1;        // XINT5 Synch to SYSCLKOUT only
    EDIS;
    GPIO_SetupXINT1Gpio(12);    // GPIO12 is XINT1
    XintRegs.XINT1CR.bit.POLARITY = 0;      // Falling edge interrupt
    XintRegs.XINT1CR.bit.ENABLE = 1;        // Enable XINT1
    GPIO_SetupXINT2Gpio(13);    // GPIO13 is XINT2
    XintRegs.XINT2CR.bit.POLARITY = 0;      // Falling edge interrupt
    XintRegs.XINT2CR.bit.ENABLE = 1;        // Enable XINT1
    GPIO_SetupXINT3Gpio(14);    // GPIO14 is XINT4
    XintRegs.XINT3CR.bit.POLARITY = 0;      // Falling edge interrupt
    XintRegs.XINT3CR.bit.ENABLE = 1;        // Enable XINT12
    GPIO_SetupXINT4Gpio(15);    // GPIO15 is XINT5
    XintRegs.XINT4CR.bit.POLARITY = 0;      // Falling edge interrupt
    XintRegs.XINT4CR.bit.ENABLE = 1;        // Enable XINT12
}

void SEG_DATA(unsigned char d)
{
    Uint32 dat1 = 0,dat2 = 0;
     dat1 = d;//假设0，则0xfc=0x1111 1010
     dat1 <<= 13; //左移13位， C组GPIO是从GPIO64开始的(77-64=13)     0x1111 1010 13个0
     dat2 = d;//假设0，则0xfc=0x1111 1010
     dat2 <<= 13;//0x1111 1010 13个0 映射到 95~85-84-83-82-81-80-79-78-77~64
     dat2 &= 0x100000;//0x1111 1010 13个0
     dat2 <<= 1;//1111 0100 12个0 1   映射到 95~85-84-83-82-81-80-79-78-77~64
     dat1 |= dat2;//0x1111 1010 13个0  | 1111 0100 12个0 1 = 0x1111 1110 12个0 1
     GpioDataRegs.GPCDAT.all = dat1;//C组GPIO95-64
}

interrupt void xint1_isr(void)
{
    PieCtrlRegs.PIEACK.all = PIEACK_GROUP1;//PIE组应答
    DELAY_US(1000);
    if(GpioDataRegs.GPADAT.bit.GPIO12 == 0) InterruptCount1++;
    if(InterruptCount1 > 9) InterruptCount1 = 0;

}


interrupt void xint2_isr(void)
{
    PieCtrlRegs.PIEACK.all = PIEACK_GROUP1;
    DELAY_US(1000);
    if(GpioDataRegs.GPADAT.bit.GPIO13 == 0) InterruptCount2++;
    if(InterruptCount2 > 9) InterruptCount2 = 0;

}

interrupt void xint3_isr(void)
{
    PieCtrlRegs.PIEACK.all = PIEACK_GROUP12;
    DELAY_US(1000);
    if(GpioDataRegs.GPADAT.bit.GPIO14 == 0) InterruptCount3++;
    if(InterruptCount3 > 9) InterruptCount3 = 0;

}

interrupt void xint4_isr(void)
{
    PieCtrlRegs.PIEACK.all = PIEACK_GROUP12;
    DELAY_US(1000);
    if(GpioDataRegs.GPADAT.bit.GPIO15 == 0) InterruptCount4++;
    if(InterruptCount4 > 9) InterruptCount4 = 0;

}

DSP28379学习笔记 （一）——GPIO基本操作
dawm的博客
08-08 1747
DSP28379学习笔记 （一）——GPIO基本操作
DSP28377D定时器中断应用
gu411的博客
11-21 738
TMS320F28377D只有3个32位的定时器，分别为timer0、timer1和timer2。利用核心板上的3个指示灯，分别实现3个中断，在各自的中断程序中翻转GPIO的输出电平，实现LED1、2、3以不同周期闪烁。
TMS32F28377D外设中断学习记录篇
08-11
TMS32F28377D外设中断学习记录篇
F28377D双核开发经验（调试及烧录）
TZ3200的博客
08-31 4171
本文介绍了TI DSP芯片的在线仿真调试以及离线脱机运行的操作方法，以及作者踩过的一些坑。
DSP2837xD双核通信（IPC）深度解析：原理、配置与实战例程
最新发布
DOMINICHZL的博客
03-19 827
本文针对TI C2000系列DSP中的。
TMS320F28377D学习日志：day3定时器中断的应用
qq_45897521的博客
06-21 2263
TMS320F28377D有3个32位的定时器，分别为定时器0（timer0）、定时器1（timer1）和定时器2（timer2）.这次利用28377的三个定时器，分别实现中断，在各自的中断程序中翻转GPIO的输出电平，实现板上LED1、2、3以不同周期闪烁。TMS320F28377D有3个32位的定时器，分别为定时器0（timer0）、定时器1（timer1）和定时器2（timer2）。由2837xD的数据手册可以看到，定时器的工作原理为下图：定时器的工作原理为。
DSP28377D外部中断详细配置过程（次核配置方法同理）
weixin_44387442的博客
11-16 7371
在TMS320F28377D双核处理器中，CPU1子系统充当主系统，在默认情况下（在复位时），它拥有配置和控制所有外设和IO口权限。由于双核各自拥有各自的flash和ram空间，其中LS是每个CPU独自的空间，GS是共享内存空间，其默认是归CPU1所控制，因此CPU1和CPU2是相对独立的，可双核运行各自程序实现不同功能（外设还是共用）。 上面说完双核的基本概念，下面正式进入正题（外部中断）： 首先说明一下，在F28377D中，每个CPU都有自己的PIE，且两个PIE是独立配置的 外设产生中断的流程（配合
2. 学习DSP28377外部中断
weixin_56587640的博客
10-23 1955
了解DSP28377如何进行外部中断配置。
DSP例程_external_interrupt_dsp28377例程_
10-02
这是一个关于DSP28377的例程，其采用C++语言进行编写，能够实现外部中断功能，非常好。
关于DSP28377D 中断配置流程
taiyangshenniao的专栏
12-09 7098
2016/12/9 DSP系统v118 调试过程中出现了添加天线配置函数后，系统定时器无法使用的现象，猜测是因为天线配置模块影响了定时器的开启 DSP的中断过程流程 ：        外设产生中断的流程： 1、中断锁存至PIE的中断标志及存器的第x组第y通道 ： PIEIFRx.y 2、如果PIEIERx.y设置为有效，那么终
DSP 外部中断
06-01
DSP 外部中断
DSP28335和28377对比.rar
05-31
资源包含TI公司的DSP28335/DSP28377/DSP28377s的说明文档，用户可用来对比两款芯片之间的区别
TMS320F28377d中断优先级与中断嵌套的使用
celerylxq的专栏
08-14 1011
在进入中断后，CPU默认关全局中断，保存IER，进入ISR，执行完后恢复IER，再开全局中断。但可通过软件使能中断嵌套，就是在中断服务函数中，软件使能相应中断IER，执行EINT，即开全局中断，这样就可以实现中断嵌套了。2.1我们通常讲的PIE中断优先级讲的是当几个中断同时发出请求时，CPU先响应高优先级别的中断，处理完中断服务函数之后，再响应低优先级的中断。这是在无中断嵌套的基础上进行的。2.2无中断嵌套时，cpu的中断服务函数不会被打断，执行完当前中断任务之后按优先级从高到低执行新的中断。
DSP28377D开发笔记(一) 初步认识DSP28377D芯片
热门推荐
IssacMi的博客
10-11 1万+
前言 由于DSP28377D芯片包含众多的外设，且开发DSP所涉及的知识面比较广。所以本文只是简要的对该芯片的一些重要特性进行介绍，以及对如何学习DSP的开发提出一些本人的想法。在后续的文章中，将会对其进行更加细致和系统的说明。如有疏漏或者错误之处，还望读者不吝指正。谢谢！ 芯片介绍 DSP28377D是TI公司推出的一款较新的芯片，与目前市场上大量使用的2808、28335等芯片(其实是因为我目...
F2837xD外设中断
qq_41006197的博客
06-20 423
本节解释了该设备上的外设中断处理。不可屏蔽的中断内容见第3.5节。本文档中不包括软件中断和仿真中断。有关这些信息，请参阅《TMS320C28x CPU和指令集参考指南》（SPRU430）。
DSP_TMS320F28377中断理解
weixin_43587852的博客
11-06 1110
F28377D双核开发经验（系统控制和中断）
TZ3200的博客
05-16 669
2、每个CPU子系统都有一个看门狗计时器模块。CPU2上的看门狗超过时间时只能重置CPU2子系统，但是CPU1上的看门狗计时器超时可以重置整个设备。1、通过在CPU1上配置外设/GPIO，将外设/GPIO的控制权交给CPU2。
SMT320F28377s 如何配置spwm，及中断的配置流程
a3431509393的博客
05-21 762
​ 配置一个简单的pwm，上次我们已经完成了，这次主要来说说中断的配置流程。 如何配置pwm参考 https://blog.youkuaiyun.com/a3431509393/article/details/139014404?spm=1001.2014.3001.5501 想要配置spwm 就要清楚基波和载波的频率关系，我们配置基波为20k载波为20hz的spwm，先配置时钟为20k
评论 5
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值