UVM phase机制（一）

最新推荐文章于 2025-11-02 12:03:23 发布
原创 最新推荐文章于 2025-11-02 12:03:23 发布 · 3k 阅读 · 15 ·
CC 4.0 BY-SA版权
版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。

UVM的执行过程遵循特定的phase顺序，从build_phase到finial_phase。在uvm_root::run_test时，通过uvm_phase::m_run_phases生成phase执行架构。这个过程包括创建common_domain，加入common及run_time phase，最后形成包含前驱后继关系的链表式结构。整个流程分为四步：1. 添加common phase；2. 生成uvm_schedule；3. 创建uvm domain；4. 将uvm domain加入common domain，形成最终的phase执行结构。

UVM的执行严格按照phase机制在执行的，顺序是:

->build_phase
->connect_phase
->end_of_elaboration_phase
->start_of_simulation_phase
->run_phase
->extract_phase
->check_phase
->report_phase
->finial_phase
既然是按照上述所示执行，那么UVM的运行的过程中必然会生成相应的执行架构，下面我们来介绍一下UVM是如何生成phase的执行架构的

在介绍之前我们要知道phase家族的整体结构
在这里插入图片描述上图就是整个UVM_PHASE家族的整体架构，具体细节我们会在下面一一讲到

在调用uvm_root::run_test的时候会生成执行架构(在UVM中叫做domain)，通过调用uvm_phase::m_run_phases，有关创建整个phase架构的核心是下面这个方法

uvm_domain::get_common_domain()

这个方法首先创建一个名字叫做common的domain,这里叫做common_domain,接着向这个common_domain中增加常规的phase，也叫做common_phase（非run_time phase），add方法如下。

common_domain.add(uvm_build_phase::get())

下面列出来是如何一步一步完成phase架构的
第一步：加入common phase

最低0.47元/天 解锁文章
4.6 学习UVM中的“report_phase“，将其应用到具体案例分为几步？
啄缘之间的博客
02-19 1214
以下是对UVM 验证环境中的详细解析场景：在通信协议验证中，汇总发送和接收的事务数量。// 发送事务计数器// 接收事务计数器endendclass。
UVM--phase机制
创芯人--fly的博客
04-20 3180
本文主要记述了phase机制的内容，欢迎阅读指正
UVM验证框架模板项目实战详解
最新发布
weixin_30336531的博客
11-02 615
UVM（Universal Verification Methodology）起源于OVM（Open Verification Methodology），由Accellera组织标准化后发展为当前IC验证领域的主流方法学。其设计初衷是解决传统定向测试在面对复杂SoC时验证效率低下、复用性差的问题。UVM通过引入受约束随机激励生成事务级建模和分层验证平台结构，实现了从“手写测试”向“自动化验证”的范式转变。尽管提供了通用框架，但在实际项目中必须根据具体协议定义派生类。
UVM的phase机制
mute_dog的博客
06-11 4330
UVM中的phase分为两类，一类是function_phase，另一类是task_phase。类似function和task的区别，function_phase的运行不消耗仿真时间，task_phase的运行消耗仿真时间。只有uvm_component类才支持phase机制。
UVM0 lab1—一图看懂UVM中的phase机制(含代码结构层次图)
weixin_42162448的博客
12-18 1440
UVM0 lab1—中的phase机制详解，有结构图，1秒就看懂。
UVM验证方法学_phase机制
2301_76660661的博客
03-19 4135
验证平台是很复杂的，要搭建出一个验证平台是一件相当繁杂的事情，要正确地掌握并理顺这些步骤是一个相当艰难的过程。在不同时间做不同的事情，这就是uvm中phase的设计哲学。但是仅仅划分成phase是不够的，phase的自动执行功能极大地方便了用户。同时，phase机制的引入在很大程度上解决了因代码顺序杂乱可能会引发的问题，也在很大程度上减少了验证平台开发者的工作量。
UVM Phase机制
qq_39787102的博客
08-18 2732
uvm phase机制
UVM-phase机制
热门推荐
sinat_41774721的博客
12-15 1万+
文章目录1.UVM Phase2.phase的执行3.仿真开始4.仿真结束4.1 objection机制 1.UVM Phase uvm利用phase机制实现了各个组件之间的同步。因为每个组件都包括一些预定义的同名phase，在没有执行完所有组件的当前phase之前绝对不会去执行所有组件的下一个phase。 phase机制存在的意义： 传统的硬件设计模型在仿真开始之前就已经完成了例化和连接，而SV的软件部分对象例化则在仿真开始之后执行 只通过new()函数对对象例化，无法解决一个重要问题，就是验证环境在实
一图详解 UVM phase机制
spartmap的博客
03-25 933
UVM验证环境构建时，引入。，通过该机制可以很清晰的。这里层次化，不仅仅是。
【小白】UVM入门——phase机制
qwerty999887的博客
10-23 1528
SV的验证环境构建中，发现传统的硬件设计模型在仿真开始前，已经完成例化和连接了，而SV的软件部分对象例化则需要在仿真开始后执行。构建new()函数可以实现对象例化，但是仅仅通过new()函数如何保证例化的先后顺序，以及各个组件在例化后的连接？在顶层到底层的配置时，SV也无法在底层组件例化之前完成对底层的配置逻辑；因此，引入phase机制。各个phase的先后执行顺序；处于同一phase中的层次化组件之间的phase也有先后关系；在不同时间做不同的事情，这就是UVM中phase的设计哲学。
UVM phase的用法研究总结.pdf
07-17
把近期研究 UVM phase 的一些个人的想法和实践过程通过发帖的方式写出来，主要是通过一个复杂一点的例子来慢慢讲解和展现，结合自己看代码的理解。 。
UVM基础-Phase机制（一）
qq_36955425的博客
05-28 5060
那么对于不同component之间的执行顺序是什么样的，想象一下，uvm在运行过程，需要先建立uvm树形结构，对于function phase而言，承载的任务有建立树形结构和连接组件关系的作用，因此，function phase无非只有自顶向下建立树形结构，和自底向上连接树的节点，因此，对于build_phase而言，执行规则是自顶向下的运行，也就是说先执行顶层的build_phase，例如test_case0的build_phase，再执行env的build_phase，自顶向下建立树形结构。
芯片验证 | UVM的phase机制
叫好与叫座虽然不是对立面，但想在同一个作品中达到双重效果很难。
05-02 8551
如base_test类，且在其某个phase，如connect_phase中定义了一些重要内容，那么在具体测试用例的connect_phase中就不应该省略super.connect_phase。
UVM：5.1.9 phase的调试
06-16 2164
1.每次用uvm_info太麻烦，使用命令行调试： +UVM_PHASE_TRACE 2.输出：
UVM中phase的执行顺序
qq_42816434的博客
12-28 2038
UVM实战
UVM中的phase执行顺序
crazybird1984的专栏
02-24 4914
UVM中的phase执行顺序 Phase分类 UVM中主要有两种phase，包括task phase和function phase。Task phase需要消耗仿真时间，但是function phase消耗仿真时间。其中function phase有8个，task phase有12个，其如下图所示： 其中棕色背景为function phase，绿色背景为task phase。 P...
UVM知识之phase机制
m0_59208577的博客
07-19 564
注意，这里domain只能把run_time的phase给隔离开来，对于其它的phase，其实还是同步的，即两个domain的run_phase依然是同步的，其它的function phase也是同步的。(2) 结束仿真，主要是根据run_phase()来决定是否结束仿真的，通常的做法是在顶层的run_phase()中，调用phase.raise_objection()来挂起。(1) 开始仿真，在顶层的uvm_root中，调用run_test(),例化顶层的uvm_test。
UVM_PHASE的执行顺序
m0_69999886的博客
06-06 4731
uvm phase的执行顺序
uvm phase机制
08-31
UVM采用phase机制来自动化运行testbench各个仿真过程，支持显示或隐式的同步方案，以及运行过程中的线程控制和跳转。用户只需把代码填入对应的phase，代码就会自动在正确的时间执行[^2]。 phase机制的意义在于使UVM的运行层次化，保证各种例化先后次序正确。传统硬件设计模型在仿真开始前完成例化和连接，SV软件部分对象例化在仿真开始后通过new()实现，但简单的new无法解决验证环境层次化时例化先后关系、组件例化后连接的问题，也无法在底层组件例化前完成对底层的配置。而UVM引入phase机制可清晰将UVM仿真阶段层次化，这里的层次化不仅指各个phase先后执行顺序，同一phase中层次化组件间的phase也有先后关系[^1][^3]。 UVM的phase主要有9个，外加12个小phase，这12个小的phase称为run - time phase。其中除了run phase和12个小的phase是task之外，其余的都是function。比较常用的phase有build_phase、connect_phase、reset_phase、main_phase、run_phase、report_phase、final_phase等[^1]。 ### 代码示例 以下为一个简单示例，展示如何在UVM中使用`build_phase`和`main_phase`： ```systemverilog class my_env extends uvm_env; `uvm_component_utils(my_env) function new(string name, uvm_component parent); super.new(name, parent); endfunction virtual function void build_phase(uvm_phase phase); super.build_phase(phase); // 在此处添加构建环境的代码 `uvm_info("BUILD_PHASE", "Building the environment", UVM_LOW) endfunction virtual task main_phase(uvm_phase phase); phase.raise_objection(this); // 在此处添加主要的测试代码 `uvm_info("MAIN_PHASE", "Running the main test", UVM_LOW) #100ns; // 模拟一些操作 phase.drop_objection(this); endtask endclass ```
评论
成就一亿技术人!
拼手气红包6.0元
还能输入1000个字符
 
红包 添加红包
表情包 插入表情
表情包 代码片
 条评论被折叠 查看
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值