RFSoC全面解析（四）——ADC+预处理的功能

本期介绍下芯片内部射频ADC及其预处理硬核，这两个部分统一在RF-ADC Tile中（下文以Tile代替RF ADC+预处理模块）。

目录

1 Tile概述

2 射频模拟电路

3 数字链路（预处理模块）

3.1 阈值检测功能

3.2 补偿功能

3.3 混频功能

3.4 滤波抽取功能

---

1 Tile概述

RFSoC芯片的总体功能结构如下图所示，DAC前面有上变频模块，ADC后面有下变频模块。

在vivado中设计的时候，Tile的配置是在一个IP核中完成的，即下图中的Zynq Ultrascale+ RF Data Converter。

下面这张图是IP核的overview：

这些路ADC和DAC是可以单独使能开启和关断的，非常方便，一个IP核搞定所有路AD和DA，还有对应的预处理。

IP核下期讲解，本期先看下他们的硬件结构和功能，下面这张图是整个Tile的一个框图，一个Tile中包含有两路ADC和一路随路时钟（CML电平标准），还可以从下图看到下变频模块中的NCO，以及正交变化。