Verilog 38译码器

一、原理

输入为n,输出为2^n。一种多输入多输出的组合逻辑电路,负责将二进制代码翻译为特定的对象。在这里3-8译码器则将3为二进制代码翻译为8位只有一位为低电平其余全为高电平的对象。

二、时序

在这里采用组合逻辑,每输入一个三位二进制,就立即对应输出8位译码。

三、代码

decoder_38.v

module decoder_38(
	input				clk,
	input 				rst_n,
	input		[2:0]	din,
	output	reg [7:0]	dout
);
	always @(*)begin
		case(din)
			3'b000:dout<=8'b11111110;
			3'b001:dout<=8'b111
评论
添加红包

请填写红包祝福语或标题

红包个数最小为10个

红包金额最低5元

当前余额3.43前往充值 >
需支付:10.00
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明:

1.余额是钱包充值的虚拟货币,按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载,可以购买VIP、付费专栏及课程。

余额充值