fan5629153的博客

原创 verilog入门-38译码器

一、组合逻辑电路与时序逻辑电路 组合逻辑电路：任意时刻的输出仅仅由该时刻的输入决定，与电路当前的状态无关。 时序逻辑电路：任意时刻的输出不仅由该时刻的输入决定，还与电路当前的状态有关。 二、38译码器的工作原理 表①、38译码器真值表 3种输入状态翻译成8种输出状态。 三、Verilog代码实现 源码： module decoder_38 ( a,b,c,data ); input wire a; input wire b; input wire c; output reg