Modelsim工程仿真流程

这篇博客介绍了如何使用Verilog语言编写一个全加器模块,并通过Modelsim进行仿真。代码中详细展示了全加器的逻辑实现,包括异或门、与门和或门的使用。在仿真部分,设置了不同的输入组合,验证了全加器的功能。最后,提到了如何更改仿真路径和波长数值来观察波形输出。

1.新建文件夹命名fulladd
2新建一个工程,点击输入框,输入代码
module

fulladd(sum,c_out,a,b,c_in);

output sum,c_out ;

input a,b,c_in;

wire

s1, c1, c2 ;

xor

(s1,a,b) ;

and

(c1,a,b) ;

xor

(sum, s1,c_in) ;

and

(c2,s1,c_in) ;

or(c_out,c2,c1) ;

endmodule
module test;

wire sum,c_out;reg a,b,c_in;

fulladd fadd(sun,c_out,a,b,c_in) ;

/*

initia1

begin

#15 force fadd. sun=a&b&c_in;#20 release fadd.sun;

#10 $stop;

end

*/

initial
begin

a=0;b=0;c_in=0;

#10 a=0;b=0;c_in=1;
#10 a=0;b=1;c_in=0;
#10 a=0;b=1;c_in=1;
#10 a=1;b=0;c_in=0;
#10 a=1;b=0;c_in=1;

#10 a=1;b=1;c_in=0;

#10 a=1;b=1;c_in=1;

#10 $stop;

end

endmodule

3.点击运行按钮,开始运行检查错
4.全部正确后,改变仿真途径为modelsim开始进行联合仿真
5.改变波长数值导出结果
在这里插入图片描述

6.视频链接:https://www.bilibili.com/video/BV1Yg41137mc?share_source=copy_web

评论
添加红包

请填写红包祝福语或标题

红包个数最小为10个

红包金额最低5元

当前余额3.43前往充值 >
需支付:10.00
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明:

1.余额是钱包充值的虚拟货币,按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载,可以购买VIP、付费专栏及课程。

余额充值