filp 同步复位异步复位

最新推荐文章于 2022-12-08 11:30:59 发布

原创最新推荐文章于 2022-12-08 11:30:59 发布 · 344 阅读

0 ·

CC 4.0 BY-SA版权

文章标签：

#fpga开发

test 专栏收录该内容

1 篇文章

订阅专栏

本文对比了同步复位和异步复位在模块filp中的实现，通过示例代码探讨了它们在时钟周期内的行为差异。同步复位在特定posedge触发下确保初始化，而异步复位则不受时钟限制。测试bench中展示了复位信号的切换如何影响模块输出。

同步复位

module filp

input wire sys_clk;
input wire sys_rst;
input wire in;
output reg out;

always@(posedge sys_clk)//同步复位
    if(sys_rst == 1'b0)
        out <= 1'b0;
    else(sys_rst == 1'b1)
        out <= in;
endmodule

异步复位

module filp

input wire sys_clk;
input wire sys_rst;
input wire in;
output reg out;

always@(posedge sys_clk or negedge)//同步复位
    if(sys_rst == 1'b0)
        out <= 1'b0;
    else(sys_rst == 1'b1)
        out <= in;
endmodule

`timescale 1ns/1ns
module tb_filp();

reg sys_clk;
reg sys_rst;
reg in;
wire out;

initial 
    begin
        sys_clk <= 1'b1;
        sys_rst <= 1'b0;
        in <= 1'b0;
        #20
        sys_rst <= 1'b1;
        #210
        sys_rst <= 1'b0;
        #40
        sys_rst <= 1'b1;
    end

always #10 sys_clk <= ~sys_clk;
always in <= {$random}%2;

filp filp_inst
(
    .sys_clk(sys_clk),
    .sys_rst(sys_rst),
    .in(in),
    .out(out)
);

endmodule