关于加密的FPGA不能烧写BIT,判断FPGA是否被锁

原创 已于 2024-09-08 15:05:56 修改 · 1.7k 阅读 · 2 ·
CC 4.0 BY-SA版权
版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。
文章标签：

#fpga开发

于 2024-09-08 14:12:11 首次发布

某鱼入了一块XC325T的pcie板子，巨便宜。不到百元，

以为捡漏，结果发现JTAG下载不了bit。

jtag 连接成功，可以读取ADC数据，查看FUSE_CNTL = 0x00FD 

完蛋，bit0=1就是石头。

判断完毕。

 

以下是另外一块板子，ok的，FUSE_CNTL=0x00C8 .

af4e5ffa4f5b485f835979462e4bd709.png

 

就是这个板子，锁了

9dfd65efe4404c25a8bab8c2cefd93f9.jpg

 

 

jimjiang2
关注
Xilinx FPGA bit 文件加密
01-15 2726
Xilinx FPGA bit 文件加密 今天给大侠带来Xilinx FPGA bit 文件加密设计，话不多说，上货。 当你的项目终于做完了，到了发布的关键节点，为了防止自己的心血被别人利用，最好对产品进行bit加密。 首先咱们来了解一下加密的优点，xilinx的V6和7全系列FPGA支持AES256加密，加密的好处： 可以防止别人回读或者对你的程序进行逆向； 防止更改烧写的bit文件。 如果仅仅是防止回读，可以简单设置BITSTREAM.READBACK.SECURITY，其中L
调试之JTAG无法识别FPGA
热门推荐
weixin_43813325的博客
06-09 1万+
现象 最近调试两块FPGA板卡时，遇到JTAG无法正常识别设备的情况，现象如下 1、自制XILINX ZYNQ 7000板卡JTAG无法识别到FPGA； 原因：PS_PORB给早了，增加PS_PORB复位时间解决。 2、板卡识别为unknown device； 原因：PS_CLK没给到ZYNQ上，之间有个磁珠未焊接。 问题排查 1、首先检查板上排针引出的JTAG信号TCK 、TDI、TDO、TMS信号波形是否正确，排除是下载器或是cable的问题。未存波形图，可以用示波器对比正常FPGA板卡的JTAG各信号
vivado eFUSE 寄存器访问和编程
cckkppll的博客
04-03 3124
vivado eFUSE 寄存器访问和编程
AMD Vivado™ 设计套件生成加密比特流和加密密钥
芯眼的博客
05-17 1108
本应用说明详细介绍了使用AMD Vivado™设计套件生成加密比特流和加密密钥的步骤，适用于AMD UltraScale™和UltraScale+™ FPGA。文档涵盖了AES-GCM和RSA身份验证的加密过程，并提供了将加密密钥和比特流编程到FPGA中的具体方法。UltraScale器件具备片上AES-GCM解密和身份验证逻辑，确保设计安全性，防止复制或逆向工程。加密密钥可存储在BBRAM或eFUSE中，且无法读回。文档还讨论了RSA身份验证的优势及其与AES-GCM的结合使用，以增强安全性。此外，文档提
使用xilinx7系列FPGA对比特流进行加密认证时如何确保密钥已经正确加载到FPGA中
Windymin_的博客
09-04 2456
使用xilinx7系列FPGA对比特流进行加密认证时如何确保密钥已经正确加载到FPGA中 序言 通常使用FPGA时，默认是不对比特流进行加密认证的。XIlinx 7系列FPGA支持采用AES-256-CBC模式和SHA256对比特流进行加密认证，采用软件进行认证加密，通过硬件进行解密验证。当使用加密认证模式时，首先应当将密钥下载到FPGA中，可以选择下载到BRAM中或者eFUSE寄存器中，如何确保密钥下载成功呢？通过查阅官方文档Xapp1239，找到了方法，供大家一起学习使用。 硬件验证 为验证AES密钥是
上电后芯片锁死，程序无法烧录，（以EFM32为例）JLink Warning: RESET (pin 15) high, but should be low. Please check target
三千雷动
11-18 2611
3、出现Unlocking device ok 则表示解锁成功，若出现其他情况，如下图所示，则极大可能芯片烧坏了，检查硬件并更换芯片。1：在电脑安装 J-LINK 的软件后，找到 “JLink.exe”或者“J-Link Commander.exe”,如下图所示。链接：https://pan.baidu.com/s/17u-2UwaexVk9YvbCDhVZRw?出现芯片无法擦除、无法烧录的情况，一般都是芯片锁死的情况，也有比较小的可能是芯片损坏。通过百度网盘分享的文件：J-link.rar。
对于Lattice FPGA/CPLD XO2编程，“Flash erase, program, verify, secure”和“Flash erase, program, verify, secu
shawn的FPGA圈
04-06 2535
向博主本人提问FPGA相关问题 对于XO2编程，“Flash erase, program, verify, secure”和“Flash erase, program, verify, secure plus”有什么区别？ 二者区别如下： “FLASH Erase, Program, Verify, Secure”按以下步骤工作。 擦除FLASH 编程FL...
如何对xilinx FPGA进行bit文件加密
kuangxin的博客
01-29 1万+
项目终于搞完了，到了发布的关键节点，为了防止自己的心血被别人利用，最好对产品进行bit加密。 加密的优点 xilinx的V6和7全系列FPGA支持AES256加密，加密的好处： 1，可以防止别人回读或者对你的程序进行逆向； 2，防止更改烧写的bit文件。 如果仅仅是防止回读，可以简单设置BITSTREAM.READBACK.SECURITY，其中LEVEL1是禁止回读，LEVEL2禁
EDA/PLD中的基于DS28E01的FPGA加密认证系统的设计
11-06
对于FPGA加密模块的设计，不仅仅局限于高端设备，如Xilinx的Virtex系列支持配置数据流加密，但对于成本敏感的项目，如Xilinx Spartan-3系列，可以采用DS28E01为基础的身份验证方法。这种方法能够应用于各种FPGA，...
FPGA Verilog实现MD5加密工程源代码
06-18
1.2 根据数据帧的实际长度（60-1500bit）对FIFO中的数据帧进行分类存储，确保每个数据帧完整且独立。 2.1 从FIFO中依次读取数据帧，并将其传输到RAM（随机存取存储器）中，为后续处理做准备2。 .2 对存储在RAM中的...
lattice diamond烧写问题汇总
lemon_missing的博客
12-05 6314
lattcie diamond烧写问题汇总
ADC测试杂谈一：配置基于matlab+quartus的测试环境
长河柱天的博客
11-16 1321
简要介绍基于matlab和FPGA的ADC测试方法。
FPGA开发技能(7)Vivado设置bit文件加密
FPAGer
06-26 4406
本文介绍AES加密算法的原理，加密操作的流程以及加密的作用
请求解决FPGA IP is locked 问题
JNTeresa的博客
10-11 587
各位佬好，我想问一下在网上找的解决方案可以点击Upgrade Selected(不是灰色)，但仍会报错是啥原因。各位佬好，我想问一下在网上找的解决方案可以点击Upgrade Selected(不是灰色)，但仍会报错是啥原因。
FPGA工程师必备的技能（三）：IP核被锁的解决办法
工大技术底层人员的博客
09-16 2694
本文章是基于VIVADO 2018.3版本 在实际开发之中，我们常常要接收其他人的工程文件，当别人的开发版本和我们不同的时候，工程文件中的IP核常常会被锁。 解决办法是： 找到reports-report IP status 然后点击upgrade selected 完成ip核的解锁 但是有时候我们会出现 NO ip specified 的报错 这是因为在工程文件的保存路径中含有中文 将路径改为全英文后就可以解决问题了！ 谢谢观看! ...
FPGA学习——数字密码锁（上）
zsisinterested的博客
06-04 1万+
基于FPGA的数字密码锁一、简介1.1设备要求1.2 功能要求二、工程分析：三、具体程序：顶层模块：矩阵键盘扫描模块功能划分模块四、总结： 一、简介 本文篇幅可能有些长，请耐心阅读 本数字密码锁采用矩阵键盘作为十六位按键输入，其中，十位数字键，六位功能按键。密码锁具有清零，密码重置，错误警报等多项功能，采用数码管动态显示的方法显示信息。 1.1设备要求 1、FPGA开发板一块（需要有至少六位数码管） 2、矩阵键盘一块 3、下载线，电源线等以及杜邦线若干 1.2 功能要求 六位功能按键： on:密码锁开关，
FPGA的状态死锁问题
weixin_30518397的博客
10-05 1409
任何一个状态机都需要有初始化的动作，否则就会出现死锁现象，当芯片上电或者复位后，状态机应该能够自动将所有的 判断条件复位，并进入初始化状态，一般采用异步复位电路来实现状态机的初始化。在状态初始化时，需要防止出现伪初 始化或者说不完全初始的情况特别是针对一些总线或者有位宽要求的输出信号和变量。 未完全初始化的状态机（锁存器） always@( posedge Clk or negedge R...
FPGA加密
xiaoxiao_rabbit的博客
05-17 1万+
FPGA加密（转） 转载▼FPGA的加密问题其实是一个加密成本和加密级别的折中，总的说来只要FPGA内部带非挥发的Memory块，就可以实现加密功能， 不带非挥发Memory块的FPGA，可以在系统级来解决加密问题：1.高端FPGA如Altera StratixII/III, Xilinx Virtex5,内部集成128-bit/256-bit Fuse和加解密模块，可以实现加密功能；2.对加密要...
【1.21】Costas环FPGA工程时序、资源消耗、功耗等分析
最新发布
fpga/matlab/simulink算法仿真工程
12-20 80
摘要：本文介绍了FPGA工程的分析方法，主要包括资源消耗、功耗和时序三方面。资源分析显示LUT、FF等基础逻辑单元使用率均低于6%，BRAM使用率最高为59.64%，整体资源充足；功耗分析测得总功耗仅0.158W，结温26.8°C，散热余量充足；时序分析表明所有路径均满足建立/保持时间约束，最差路径建立时间余量5.836ns，推算最高工作频率可达240MHz。综合分析显示当前FPGA设计资源冗余度高，功耗低且时序性能良好。
烧写加密的bit文件，FPGA无法完成加载，如下图所示
03-16
### FPGA加密Bit文件烧写失败解决方案 在处理FPGA加密Bit文件时遇到无法加载的问题，通常是由多种原因引起的。以下是可能的原因分析以及对应的解决方法： #### 1. 错误信息解析 根据提供的错误日志[^3]，`Key ...
评论 2
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值