关于加密的FPGA不能烧写BIT,判断FPGA是否被锁

已于 2024-09-08 15:05:56 修改
阅读量1.4k 收藏 1
点赞数 5
CC 4.0 BY-SA版权
文章标签： fpga开发
于 2024-09-08 14:12:11 首次发布
版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。
本文链接：https://blog.youkuaiyun.com/jimjiang2/article/details/142026220

某鱼入了一块XC325T的pcie板子，巨便宜。不到百元，

以为捡漏，结果发现JTAG下载不了bit。

jtag 连接成功，可以读取ADC数据，查看FUSE_CNTL = 0x00FD 

完蛋，bit0=1就是石头。

判断完毕。

 

以下是另外一块板子，ok的，FUSE_CNTL=0x00C8 .

af4e5ffa4f5b485f835979462e4bd709.png

 

就是这个板子，锁了

9dfd65efe4404c25a8bab8c2cefd93f9.jpg

 

 

jimjiang2
关注
Xilinx FPGA bit 文件加密
01-15 2503
Xilinx FPGA bit 文件加密 今天给大侠带来Xilinx FPGA bit 文件加密设计，话不多说，上货。 当你的项目终于做完了，到了发布的关键节点，为了防止自己的心血被别人利用，最好对产品进行bit加密。 首先咱们来了解一下加密的优点，xilinx的V6和7全系列FPGA支持AES256加密，加密的好处： 可以防止别人回读或者对你的程序进行逆向； 防止更改烧写的bit文件。 如果仅仅是防止回读，可以简单设置BITSTREAM.READBACK.SECURITY，其中L
vivado eFUSE 寄存器访问和编程
cckkppll的博客
04-03 2626
vivado eFUSE 寄存器访问和编程
AMD Vivado™ 设计套件生成加密比特流和加密密钥
芯眼的博客
05-17 620
本应用说明详细介绍了使用AMD Vivado™设计套件生成加密比特流和加密密钥的步骤，适用于AMD UltraScale™和UltraScale+™ FPGA。文档涵盖了AES-GCM和RSA身份验证的加密过程，并提供了将加密密钥和比特流编程到FPGA中的具体方法。UltraScale器件具备片上AES-GCM解密和身份验证逻辑，确保设计安全性，防止复制或逆向工程。加密密钥可存储在BBRAM或eFUSE中，且无法读回。文档还讨论了RSA身份验证的优势及其与AES-GCM的结合使用，以增强安全性。此外，文档提
使用xilinx7系列FPGA对比特流进行加密认证时如何确保密钥已经正确加载到FPGA中
Windymin_的博客
09-04 2275
使用xilinx7系列FPGA对比特流进行加密认证时如何确保密钥已经正确加载到FPGA中 序言 通常使用FPGA时，默认是不对比特流进行加密认证的。XIlinx 7系列FPGA支持采用AES-256-CBC模式和SHA256对比特流进行加密认证，采用软件进行认证加密，通过硬件进行解密验证。当使用加密认证模式时，首先应当将密钥下载到FPGA中，可以选择下载到BRAM中或者eFUSE寄存器中，如何确保密钥下载成功呢？通过查阅官方文档Xapp1239，找到了方法，供大家一起学习使用。 硬件验证 为验证AES密钥是
上电后芯片锁死，程序无法烧录，（以EFM32为例）JLink Warning: RESET (pin 15) high, but should be low. Please check target
三千雷动
11-18 1975
3、出现Unlocking device ok 则表示解锁成功，若出现其他情况，如下图所示，则极大可能芯片烧坏了，检查硬件并更换芯片。1：在电脑安装 J-LINK 的软件后，找到 “JLink.exe”或者“J-Link Commander.exe”,如下图所示。链接：https://pan.baidu.com/s/17u-2UwaexVk9YvbCDhVZRw?出现芯片无法擦除、无法烧录的情况，一般都是芯片锁死的情况，也有比较小的可能是芯片损坏。通过百度网盘分享的文件：J-link.rar。
FPGA开发技能(7)Vivado设置bit文件加密
余生芳华，灵魂共舞
06-26 3869
本文介绍AES加密算法的原理，加密操作的流程以及加密的作用
请求解决FPGA IP is locked 问题
JNTeresa的博客
10-11 526
各位佬好，我想问一下在网上找的解决方案可以点击Upgrade Selected(不是灰色)，但仍会报错是啥原因。各位佬好，我想问一下在网上找的解决方案可以点击Upgrade Selected(不是灰色)，但仍会报错是啥原因。
如何对xilinx FPGA进行bit文件加密
热门推荐
kuangxin的博客
01-29 1万+
项目终于搞完了，到了发布的关键节点，为了防止自己的心血被别人利用，最好对产品进行bit加密。 加密的优点 xilinx的V6和7全系列FPGA支持AES256加密，加密的好处： 1，可以防止别人回读或者对你的程序进行逆向； 2，防止更改烧写的bit文件。 如果仅仅是防止回读，可以简单设置BITSTREAM.READBACK.SECURITY，其中LEVEL1是禁止回读，LEVEL2禁
EDA/PLD中的基于DS28E01的FPGA加密认证系统的设计
11-06
对于FPGA加密模块的设计，不仅仅局限于高端设备，如Xilinx的Virtex系列支持配置数据流加密，但对于成本敏感的项目，如Xilinx Spartan-3系列，可以采用DS28E01为基础的身份验证方法。这种方法能够应用于各种FPGA，...
对于Lattice FPGA/CPLD XO2编程，“Flash erase, program, verify, secure”和“Flash erase, program, verify, secu
shawn的FPGA圈
04-06 2427
向博主本人提问FPGA相关问题 对于XO2编程，“Flash erase, program, verify, secure”和“Flash erase, program, verify, secure plus”有什么区别？ 二者区别如下： “FLASH Erase, Program, Verify, Secure”按以下步骤工作。 擦除FLASH 编程FL...
lattice diamond烧写问题汇总
lemon_missing的博客
12-05 5548
lattcie diamond烧写问题汇总
FPGA工程师必备的技能（三）：IP核被锁的解决办法
工大技术底层人员的博客
09-16 2626
本文章是基于VIVADO 2018.3版本 在实际开发之中，我们常常要接收其他人的工程文件，当别人的开发版本和我们不同的时候，工程文件中的IP核常常会被锁。 解决办法是： 找到reports-report IP status 然后点击upgrade selected 完成ip核的解锁 但是有时候我们会出现 NO ip specified 的报错 这是因为在工程文件的保存路径中含有中文 将路径改为全英文后就可以解决问题了！ 谢谢观看! ...
FPGA学习——数字密码锁（上）
zsisinterested的博客
06-04 1万+
基于FPGA的数字密码锁一、简介1.1设备要求1.2 功能要求二、工程分析：三、具体程序：顶层模块：矩阵键盘扫描模块功能划分模块四、总结： 一、简介 本文篇幅可能有些长，请耐心阅读 本数字密码锁采用矩阵键盘作为十六位按键输入，其中，十位数字键，六位功能按键。密码锁具有清零，密码重置，错误警报等多项功能，采用数码管动态显示的方法显示信息。 1.1设备要求 1、FPGA开发板一块（需要有至少六位数码管） 2、矩阵键盘一块 3、下载线，电源线等以及杜邦线若干 1.2 功能要求 六位功能按键： on:密码锁开关，
FPGA的状态死锁问题
weixin_30518397的博客
10-05 1367
任何一个状态机都需要有初始化的动作，否则就会出现死锁现象，当芯片上电或者复位后，状态机应该能够自动将所有的 判断条件复位，并进入初始化状态，一般采用异步复位电路来实现状态机的初始化。在状态初始化时，需要防止出现伪初 始化或者说不完全初始的情况特别是针对一些总线或者有位宽要求的输出信号和变量。 未完全初始化的状态机（锁存器） always@( posedge Clk or negedge R...
应用代码解释
weixin_46151178的博客
07-25 49
本文介绍了基于Aurora协议的光纤通信系统数据流处理流程，主要包含发送和接收两个方向。发送路径从UART输入开始，经aurora_top模块进行8B/10B编码后通过光纤传输；接收路径则反向处理光纤数据并输出至UART。关键处理环节包括时钟域同步、FIFO缓冲控制（含写入计数和状态机读取）、AXI Stream封装等，涉及uart_fiber_top.v、aurora_top.v和aurora_ctrl_mod.v三个主要模块的协同工作。文中详细标注了各功能在源代码中的具体行号位置（如FIFO写入控制位于
继FPGA之后，英特尔拆了又拆
ilearn的博客
07-27 277
还记得几个月前英特尔卖掉Altera的事吗？当时不少人说这家老牌芯片巨头是真的缺钱了。没想到，这才过了几个月，英特尔又开始琢磨着要分拆下一个业务了——这次轮到了网络和通信部门。新CEO陈立武（Lip-Bu Tan）上任后的动作确实够快的。7月25日，英特尔正式宣布要把网络和通信业务单独拆出来成立新公司，现在已经开始找投资人了。听起来是不是有点熟悉？对，就是和之前处理Altera一样的套路。
再谈fpga开发（怎么写verilog）
嵌入式-老费，一个分享专业嵌入式知识的blog
07-28 513
【 声明：版权所有，欢迎转载，请勿用于商业用途。 联系信箱：feixiaoxing @163.com】         如果你学fpga，很多人都会告诉你，verilog和c差不多。也就是说，如果有c的基础，学习verilog很容易。确实，verilog的语法不是很难。难的是后面思维模式。fpga里面写的其实不是verilog代码，而是后面的数字电路，即时序电路和逻辑电路。今天正好分析下，该怎么写verilog。
Verilog简易的按键消抖模块
最新发布
qq_26074053的博客
07-28 293
这是一个简单的 Verilog 按键消抖模块，通过计时判断按键是否稳定按下，并输出一个时钟周期的脉冲作为响应。
烧写加密的bit文件，FPGA无法完成加载，如下图所示
03-16
### FPGA加密Bit文件烧写失败解决方案 在处理FPGA加密Bit文件时遇到无法加载的问题，通常是由多种原因引起的。以下是可能的原因分析以及对应的解决方法： #### 1. 错误信息解析 根据提供的错误日志[^3]，`Key source 0 not supported` 表明当前使用的密钥源不受支持。这可能是由于未正确指定密钥路径或者所选设备不支持该类型的加密。 #### 2. 密钥配置问题 确保在命令行中指定了有效的密钥源。Xilinx工具链支持不同的密钥存储方式（如BBRAM、eFuse等）。如果使用的是BBRAM模式，则需要提供合法的AES密钥文件并将其传递给Bootgen工具。例如： ```bash cmd /C bootgen -image output.bif -arch zynq -o C:\alinx\my_led_flash\BOOT.bin -encrypt bbram -keyfile my_aes_key.txt -p xc7z010 ``` 上述命令中的 `-keyfile` 参数用于指定AES密钥文件的位置。如果没有此参数或文件无效，可能会触发 `Key source 0 not supported` 的错误。 #### 3. 设备兼容性检查 某些FPGA型号可能仅支持特定的加密机制。例如，Zynq系列器件支持BBRAM和eFuse两种加密形式，而其他低端器件可能不具备这些特性。因此，在设计阶段需确认目标硬件是否满足所需的加密需求。 #### 4. 工具版本验证 开发环境中的软件版本也可能影响操作的成功率。旧版SDK/Vivado/Bootgen可能存在已知缺陷，建议升级至最新稳定发行版以获得更好的兼容性和修复潜在漏洞。从描述来看，您正在使用Xilinx Bootgen v2018.2版本；考虑更新到更近日期发布的版本可以减少因程序BUG引发的问题几率。 #### 5. BIF文件结构校验 除了基本的加密设置外，还需要仔细审查BIF (Binary Image File) 配置脚本的内容准确性。任何语法错误都会间接导致最终生成镜像异常从而妨碍正常启动过程。一个典型的BIF模板如下所示： ```plaintext the_ROM_image: { [bootloader]fsbl.elf bitstream.bit } ``` #### 6. 综合仿真测试的重要性 鉴于反熔丝型FPGA一旦编程即永久定型的特点[^1]，前期详尽的功能模拟显得尤为重要。尽管您的情况涉及可重编程逻辑器件，但仍推荐执行全面的行为级与时序级别验证流程来降低实际部署风险。 通过以上措施调整后重新尝试构建项目应该能够有效缓解乃至彻底消除原先遭遇的技术障碍。 ```python # 示例Python代码片段展示如何调用子进程运行外部命令 import subprocess def generate_boot_bin(output_path, arch_type, encryption_mode, key_file=None): base_command = f"bootgen -image output.bif -arch {arch_type} -o {output_path} -encrypt {encryption_mode}" if key_file is not None and encryption_mode == 'bbram': full_command = f"{base_command} -keyfile {key_file}" else: full_command = base_command result = subprocess.run(full_command.split(), capture_output=True) return result.stdout.decode('utf-8'), result.stderr.decode('utf-8') stdout, stderr = generate_boot_bin("C:\\path\\to\\your\\BOOT.bin", "zynq", "bbram", "aes_keys.txt") print(f"Standard Output: {stdout}\nError Output:{stderr}") ```
评论 1
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值