- 博客(3)
- 收藏
- 关注
RSS订阅原创 Smart ZYNQ_SL版 PL网卡PYNQ 问题解决办法
问题： 板子的网卡在PL侧，需要使用GMII - TO - RGMII接口的IP做转换。导致开发自己的bit文件，会出现timing 差，编译时间长，甚至GMII timing fail，从而网络连接异常。2. jnotebook 里面就可以正常使用ol = Overlay('./try6.bit')解决思路： 把PHY 降低频率到百兆网络 去掉 GMII - TO - RGMII接口的IP。具体实现： 注意图中打勾必选，另外两个时钟反向已经tx_ctl 可能没啥用。如图连接，完成综合即可解决此问题。
2025-10-13 10:00:26
219
原创 关于加密的FPGA不能烧写BIT,判断FPGA是否被锁
jtag 连接成功，可以读取ADC数据，查看FUSE_CNTL = 0x00FD。以下是另外一块板子，ok的，FUSE_CNTL=0x00C8 .某鱼入了一块XC320T的板子，巨便宜。以为捡漏，结果发现JTAG下载不了bit。完蛋，bit0=1就是石头。
2024-09-08 14:12:11
1726
3
原创 EBAZ4203矿板的PYNQ 2.7 SD卡image分享
FPGA_MANAGER_ebaz03 := 1 #这个1表示上电启动后，再加载用户bit，而且需要再boot.py中指定；1. eth0 不通的问题,原因：2.7版本上电加载的bit文件并不是用户的bit，而是它的默认版本，需要上电后通过boot.py 切换bit版本；2. 编译乱七八糟版本问题，需要删除PYNQ模块build.sh 102行之后的东西，全删掉对结果没啥影响；点击链接保存，或者复制本段内容，打开「阿里云盘」APP ，无需下载极速在线查看，视频原画倍速播放。某鱼”开发爱好者“买就可以。
2023-11-21 11:45:18
463
5
空空如也
空空如也
TA创建的收藏夹 TA关注的收藏夹
TA关注的人