4、RapidIO技术全面解析

RapidIO技术全面解析

1. 并行物理层

RapidIO逻辑数据包被定义为一个串行的比特链，并且独立于物理层的实现。这意味着RapidIO协议可以在从串行到并行接口，从铜缆到光纤介质等各种环境中正确运行。首先被考虑和定义的物理接口是具有低压差分信号（8/16 LP - LVDS）的8位或16位链路协议端点规范。

1.1 8/16 LP - LVDS接口特点

• 信号传输 ：该规范定义了在每个方向上使用8位或16位数据位，以及每个方向上的时钟和帧信号，采用IEEE标准的LVDS信号技术。由于所有信号都使用差分线对传输，实现此接口所需的引脚数比8位或16位数据路径可能预期的要多。8位接口需要40个信号引脚，16位接口需要76个信号引脚，但这些引脚数仍远低于具有类似或更低性能的传统总线所需的约200个引脚。
• 源同步接口 ：8/16 LP - LVDS接口是源同步接口，即时钟与相关数据一起传输。发送方和接收方的时钟之间没有定义的相位关系，它们也可能处于不同的频率。源同步时钟允许在更高频率下实现更长的传输距离。16位接口提供了两对时钟以帮助控制偏移。接收逻辑能够使用接收时钟将数据重新同步到其本地时钟域。
• FRAME信号 ：FRAME信号用于界定数据包或控制符号的开始，它作为非归零（NRZ）信号运行，任何转换都标记一个事件。

1.2 并行电气接口

RapidIO采用IEEE 1596.3低压差分信号（LVDS）标准作为电气接口的基础。LVDS是一种低摆幅（2