45、硬件加速与电路速度优化技术解析

硬件加速与电路速度优化技术解析

1. 硬件加速模块分析

在硬件设计中，为了提升系统性能，对特定模块进行硬件加速是常见的手段。这里主要涉及三个被硬件加速的模块：
- 第一个模块 ：通过消除临时中间结果的内存访问，降低了相应硬件模块的整体带宽。这一优化策略减少了不必要的内存操作，提高了硬件运行效率。
- 二维离散小波变换（2 - D DWT）模块 ：由于DWT是对整个帧作为单个图块进行处理，将整个图块存储在芯片上并不合理。因此采用基于行的设计，该设计可以接受输入数据流，输出结果会覆盖片外已读取的值。利用Virtex - II提供的众多片上18Kbit BlockRAMs可轻松实现行缓冲器，避免了水平和垂直滤波之间临时数据的存储，从而降低了与外部ZBT SRAM之间的带宽需求。
- 一级编码器（Tier - 1 coder）模块 ：此编码涉及位/上下文建模和算术编码。设计了一个硬件核心，用于接受包含最多4096个字（符合标准规定）的单个代码块，对该代码块进行建模和算术编码，并存储压缩字节流。为保证所需的处理能力以实现期望的帧率，采用了三个一级编码器并行操作。同时，通过重新安排临时数据的操作，优化了来自ZBT SRAM缓冲区的带宽，减少了相应的I/O访问。

2. 系统实现流程

系统采用Xilinx MicroBlaze软处理器在多媒体板上实现了motion - JPEG2000编码器系统。具体流程如下：
1. 帧捕获 ：从NTSC相机抓取YCrCb数据，进行去隔行处理并转换为RGB，同时为JPE