13、互连驱动的低功耗高级综合技术解析

互连驱动的低功耗高级综合技术解析

1. 背景与动机

在当今电子系统设计中，随着器件特征尺寸的不断减小，互连功耗逐渐成为主导因素。因此，在高级综合过程中使用准确的物理信息至关重要。传统的高级综合方法大多侧重于利用布局规划信息来更准确地估计面积和性能，或者考虑功耗问题，但很少有方法同时考虑互连功耗。

为了说明不同绑定方案对寄存器传输级（RTL）设计中互连线长度的影响，我们来看一个示例。假设有一个调度数据流图（SDFG），其中包含三种通用类型的运算符：a、b 和 c，它们对应的功能单元分别为 A、B 和 C。不同的绑定方案会导致不同的互连长度，例如，当对某些运算符进行重新绑定时，总互连线长度可减少 28%。这清楚地表明，在绑定步骤中考虑互连功耗非常重要。

2. 互连驱动的高级综合方法

2.1 互连功耗估计

互连功耗的计算公式为 (P_{Inter} \approx \sum_{i} C_{i} D_{i})，其中 (C_{i}) 和 (D_{i}) 分别是第 (i) 条线的电容和开关活动。我们通过一个电容模型来推导线电容，该模型基于线长、引脚数量和分支点数量。使用线性回归技术来建模这些依赖关系。引脚是连接到 RT 资源的点，其数量取决于 RT 资源类型，可从相应的 RT 模型中提取。分支点数量和线长则从布局规划中提取。

我们使用基于脚本的工作流程来评估线长和电容估计。该流程使我们能够将布局规划应用于商业工具（如 Cadence Silicon Ensemble）。运行此流程可计算出每条线的估计长度和电容值，以及由 Silicon Ensemble 计算的值。对于 0.25 µm 技术，电容（长度）估计的平均标准差为 30.2%（29.