11、片上总线串扰噪声估计

片上总线串扰噪声估计

在当今的集成电路设计中，随着技术的不断发展，片上总线的性能和可靠性变得至关重要。串扰噪声作为影响片上总线信号完整性的关键因素之一，一直是研究的热点。本文将介绍一种用于估计片上总线串扰噪声的分析模型，并通过仿真结果验证其有效性。

背景

在深亚微米集成电路中，全局通信已成为瓶颈。通信速度并非受限于通信设备本身，而是连接它们的导线。导线会在其他线路上感应出噪声，从而降低信号的完整性。这种噪声，即串扰，是由导线之间的电容和电感耦合引起的。目前，电容耦合占主导地位，但随着信号上升时间的加快，电感耦合的重要性也在增加。

现有的一些串扰噪声估计模型存在局限性，例如有些模型不考虑电感，有些忽略了信号上升时间或不同的开关时间，还有些无法考虑互连的初始状态。因此，需要一种能够综合考虑这些因素的高效串扰模型。

串扰噪声模型

为了估计片上总线的串扰噪声，我们采用了一种基于相似变换的解耦方法。该方法可以将多个耦合互连的方程组解耦，将求解耦合线路方程的问题转化为求解多个孤立线路方程的问题。

具体步骤如下：
1. 定义模式电压和电流矩阵 ：对于无损线路，使用相似变换定义模式电压和电流矩阵 $V_m$ 和 $I_m$ ，公式如下：
- $V(z, t) = M_V V_m(z, t)$
- $I(z, t) = M_I I_m(z, t)$
2. 考虑终端条件 ：解耦传输线后，驱动器和接收器端仍然是耦合的，需要将其包含在解耦模型中。这里采用数值方法或解析方法来处理终端条件。
3. 转换