8、低阈值电压与低功耗设计中的工艺特性及CMOS电路功耗测量

低阈值电压与低功耗设计中的工艺特性及CMOS电路功耗测量

1. 低阈值电压与低功耗设计中的噪声建模

在模拟设计里，即便设计满足了增益、带宽等一阶参数，信噪比等其他参数也可能不符合规格。要准确估算这些影响，就需要对工艺进行描述，并运用SPICE建模，不仅要涵盖标准特性曲线，还得考虑每个有源和无源器件的噪声行为。

1.1 低频噪声的重要性

MOS晶体管的低频噪声（1/f噪声）对模拟设计（如低噪声放大器、A/D转换器）尤为重要。随着器件尺寸变小、集成度提高，且在低功耗设计中存在电流限制，设计师常需在弱反型区域、低栅极过驱动条件下工作。例如，在0.35um工艺的PMOS晶体管中，当偏置电流IDS分别为1uA、5uA、20uA、100uA时，测量其低频电流噪声。以IDS = 1uA偏置为例，此时栅极过驱动VGS - VTH = 320mV，晶体管工作在弱反型过渡区域，测量该区域噪声需要分辨率低（最好低于1pA/√Hz）的特殊噪声测量硬件单元。

1.2 弱反型噪声建模

标准SPICE模型（LEVEL 1或LEVEL 2）在描述低电压区域噪声时并不充分，因为它们未明确包含栅极过驱动的电压依赖性。因此，需使用更精确的模型，如BSIM3V3噪声模型来描述所有几何和电压相关效应。在BSIM3V3模型中，源极（No）和漏极（Nl）的载流子密度直接取决于有效栅极电压过驱动，噪声电流谱密度定义如下：
[
\begin{align }
& \left(\frac{N_0 - N_1}{N_0 + N_1}\right) \cdot \frac{\mu \cdot C_{ox} \cdot W}{L} \cdot