2、低电压电路与总线编码技术研究

低电压电路与总线编码技术研究

1. 低电压双沿触发触发器研究

1.1 背景与相关工作

双沿触发触发器（DETFFs）以其节能能力而闻名。通过在时钟的两个边沿触发，DETFF 能在一半的时钟频率下提供与单沿触发触发器（SETFF）相同的吞吐量，避免了时钟边沿的浪费和内部状态的不必要变化，从而在设备和系统层面实现了功率和能量的节省。

与现有 DETFF 相比，本文提出的电路避免了一些成本。例如，某些电路由于内部电压的 VT 下降会产生静态功耗，而本文的电路则避免了这一问题。同时，通过与现有 DETFF 进行定性和定量比较，本文的电路在低电压范围（1 - 1.5V）内表现出了显著的优势。

定量比较在 IBM Power - Spice 上使用 MOSIS 0.25 µm N94S 参数进行。为了使基准测试具有实用性和可比性，所有电路采用线性缩放的方式进行处理。

1.2 电路设计

本文的触发器电路由两个锁存器组合而成。如果移除（虚线）反馈分支，则可得到静态触发器的动态对应版本。每个锁存器晶体管的宽长比（W/L）都有明确标注，非锁存器晶体管均为最小面积（W/L = 0.625 µm / 0.25 µm），时钟开关采用 CMOS 传输门实现。

与 SETFF 不同，DETFF 使用两个并行的锁存器。本文的 DETFF 在组合两个锁存器时，开关位于锁存器之前，这与其他设计有所不同。

上锁存器在时钟的低相位工作，下锁存器在高相位工作。传输门与锁存器的工作状态相反，当一个传输门关闭时，其输出端的锁存器开启，将传输门输出端的电荷锁存并驱动触发器输出半个时钟周期，另一半时钟周期则由另一个并行路径