正在努力的ICer的博客

这篇文章接上篇文章继续讲一下时序系统中时序分析，如下图为一个时序系统的典型结构：那么该系统的最大运行频率是多少呢?计算公式如下：Fre_max=1/longest delay path因此要计算系统的最大运行频率，就需要找出系统总的最长路径。而最长路径处于下面这三条路径当中：1.Clock to Output delay: Tc2q + Tcomb_Q2Omax,其中T

最近在设计中遇到了亚稳态情况的处理，因此又回头去看了一下数字电路中的时序分析，本篇文章主要讲的就是数字电路中的时序分析。        延时可以分成两大类：一类是门延时；另一类的是D触发器的延时。这两类延时在时序电路分析中都要涉及到。首先我们来看一下门延时。        门延时指的是构成门的晶体管在有限的时间内完成转换，也就是当门的输入变化时，输出在有限的时间里完成改变，这个改变所用的有

最近在异步FIFO设计中，遇到了对跨时钟信号的同步处理，主要是为了降低亚稳态出现的概率。因此这篇文章主要讲一下亚稳态出现原因以及处理办法。（一）亚稳态的出现原因   亚稳态主要是指触发器在某一段时间内不能达到一个确定的状态。一个触发器一旦进入亚稳态状态，则无法预测触发器的输出电平，也无法预测什么时候可以稳定在某个确定的电平上，此时触发器的输出端Q在较长时间内处于振荡状态，不等于输入端D。这