动态偏置CCII低功耗设计

功耗高效的动态偏置CCII

摘要

本文提出并讨论了一种用于电流传输器（CCII）应用的动态偏置电路，并提供了详细的电路设计。该方案首次应用于电流模式电路，能够在几乎不影响电路性能的前提下降低其稳态功耗。本文所设计的动态偏置电路能够检测输入信号，仅在发生输入电压变化时向CCII提供额外电流。所提出的电流传输器表现出良好的瞬态响应，同时兼顾了低功耗和高转换速率的要求，而这两种特性在许多实际应用和无线系统中是必不可少的。文中还通过一个案例研究展示了仿真结果。

关键词 — 动态偏置；CCII；低功耗；压摆率。

一、引言

在模拟设计中，电流模式电路相对于传统的电压方法 [1‐5], 是一种可能的现代替代方案，特别是对于无线传感器和便携式设备等应用，这些应用通常必须同时满足低电压和低功耗特性，以及速度、带宽和精度的要求。同样，在电流模式电路中，驱动能力和响应时间与电路的功耗和偏置电压密切相关。此外，动态范围也存在同样的缺点。

通过考虑不同的偏置方案（例如AB类偏置），可以进一步改善这一方面。必须在功耗和建立时间之间进行权衡，而这些方面对于低电压低功耗设计[5‐12]来说更为关键。

在此场景下，电流传输器（CCII）为重新设计传统模拟电路提供了一种强大而高效的新方法[1]，尽管该基本模块仍受限于偏置电平，需要消耗更多功耗以实现更好的驱动能力。解决此问题的一种可行方案是仅在主电路接收到待处理的输入信号时，启用一个额外偏置电流源。该思路旨在将电路的静态功耗设置得非常低，从而在无信号输入时避免能量浪费。通过这种方式，当有激励出现时，可利用一种动态（在文献中也称为自适应）偏置（DB）电路[10‐14]来提升待机功耗。这种方法特别适用于输入信号变化仅发生在短时间间隔内的应用场合。采用双偏置架构的电路能够在显著降低功耗的同时保持相同的驱动能力，因为其设计目标正是为了改善瞬态性能，与采用固定偏置电流（等于自适应解决方案的静态电平）的相同电路相比。

在本研究中，首次将文献[12]提出的DB方案成功应用于CCII，对所谓DB‐CCII基本模块的仿真结果表明，该架构在低压、低功耗及快速响应应用中具有可行性。作为案例研究，提出了一种基于pMOS的CCII电压缓冲器的设计实例。该DB‐CCII解决方案采用标准0.35 μm CMOS工艺设计，表现出优异的性能，在降低功耗的同时未影响CCII的瞬态性能。

II. 动态偏置电路

所提出的DB电路如图1所示。它由一个DUMMY电路（CCII输入级的复制）和一个更具体的DB部分组成，我们称之为ADABIA。DUMMY是一个基于对称OTA中 pMOS差分对（Md1-Md2）的差分放大器（Md1-Md10），以及一个镜像级（Md11-Md14），其参考电流由R=100 kΩ提供，驱动ADABIA电路，使其输出电流随施加在其输入端子上的差分电压而变化。它通过一个简单的电流镜（Md23‐Md24）控制流经ADABIA（Md15-Md24）架构的电流，并向主CCII模块提供额外电流（Ibias）和偏置电压（Vbias）。DB电路经过适当设计，当施加输入差分电压时，可提供 5 μA的偏置附加电流。此外，所提供的偏置电压允许关闭CCII的反馈和输出级（如第III部分所述）。在图2中，报告了DB架构的输出电流和电压随输入差分电压变化的典型特性。该电路由 ±0.75V供电，设计目标是在施加大于0.2 V的差分电压时提供 5 μA的电流；即使对于负的输入差分电压，电流Ibias也仅有微小变化（100 纳安），不会影响电路的工作。根据仿真结果，在DB工作过程中，电压Vbias具有两个可能的值：0.4V和0V。特别是，当电压为0.4V时，CCII晶体管M9和M13关断；而当电压为0V时，它们导通。在表I中还列出了DB方案设计中所用晶体管的尺寸。当在晶体管Md1和Md2的栅极上施加大于 ±100 mV的差分电压时，电流Ibias达到最大值（5 微安）。过渡区域中的电压斜率取决于宽长比(W/L)晶体管Md1和Md2。特别是，我们选择了晶体管宽度的高值。静态和动态电流之间的差异取决于Md17和Md18的宽长比。这些值越高，静态和动态电流之间的差异就越大。

表I. 动态偏置电路的晶体管尺寸

	Md1 (pMOS)	500	0.35
	Md2 (pMOS)	500	0.35
	Md3 (nMOS)	50	0.35
	Md4 (nMOS)	50	0.35
	Md5 (nMOS)	250	0.35
	Md6 (nMOS)	250	0.35
	Md7 (pMOS)	15	0.35
	Md8 (pMOS)	14.4	0.35
	Md9 (pMOS)	1	0.35
	Md10 (pMOS)	14.5	0.35
	Md11 (pMOS)	5	0.35
	Md12 (pMOS)	5	0.35
	Md13（pMOS）	5	0.35
	Md14（pMOS）	4.5	0.35
	Md15（pMOS）	0.35	0.35
	Md16（nMOS）	5	0.35
	Md17（pMOS）	500	0.35
	Md18（pMOS）	500	0.35
	Md19（nMOS）	14	0.35
	Md20（nMOS）	14	0.35
	Md21（nMOS）	5	0.35
	Md22（pMOS）	0.35	0.35
	Md23（pMOS）	5	0.35
	Md24（pMOS）	5.9	0.35

和输出电流 b) 随输入差分电压的变化。)

III. 电流传输器

CCII（如图3所示）在输入级中采用对称p型OTA拓扑（M1-M8）进行适当设计，并由Ibias动态偏置，X反馈信号采用共源共栅反相器（M9-M12），Z节点也采用另一个共源共栅反相器（M13-M16）。由于X和Z级相同，因此Ix和 Iz电流相等。如图3所示，最后两级通过之前所述的DB电路提供的Vbias电压进行偏置。该技术可完全关闭偏置和输出级，从而降低平均功耗。

在输出部分使用了电容C1、C2（4 pF）和电阻R1, R2（ 2 kΩ）以确保稳定性。CCII电源电压再次设置为±0.75 V，以便使用单一参考电压电平。表II列出了CCII主级中每个晶体管的尺寸。晶体管M5和M6的宽长比(W/L)选择使得 ܤ= ௐఱ/ ௅ఱ ௐయ/௅య= ௐల/ ௅ల ௐర/௅ర值较高，从而保证更高的压摆率。

表二. CCII主电路晶体管尺寸

名称（类型）	W（微米）	L (微米)
M1 (pMOS)	500	0.35
M2 (pMOS)	500	0.35
M3 (nMOS)	50	0.35
M4 (nMOS)	50	0.35
M5 (nMOS)	250	0.35
M6 (nMOS)	250	0.35
M7 (pMOS)	15	0.35
M8 (pMOS)	14.4	0.35
M9 (pMOS)	40	0.35
M10 (nMOS)	40	0.35
M11 (pMOS)	90	0.35
M12 (nMOS)	90	0.35
M13 (pMOS)	40	0.35
M14 (nMOS)	40	0.35
M15 (pMOS)	90	0.35
M16 (nMOS)	90	0.35
## IV. 案例研究：缓冲器应用

上述电路（双偏置和CCII）已按照图4连接。目的是根据输入信号的变化来调节CCII的偏置电流和电压。CCII具有100 纳安的静态静态偏置电流，当输入信号发生变化时，该电流可增至5 μA。已对完整系统进行仿真和测试，以评估将双偏置架构应用于CCII的优势。仿真设置中考虑了实际的阻容负载，即10千欧和5皮法（在图4中命名为Zload），并采用幅度为0.5伏特、周期为20 μs、建立时间为5纳秒的方波输入信号。

此外，将所提出的DB‐CCII的特性与采用 5 μA恒定电流偏置的经典CCII设计在功耗、阶跃响应和节点阻抗方面进行了比较。图5（底部）显示了首次比较结果，评估了输入信号以及由DB‐CCII解决方案和无DB电路的CCII提供的缓冲器输出电压。结果表明，提出的解决方案的上升时间与具有5 μA静态偏置电流的CCII相当，两者均能以较高的精度跟随输入信号的变化。图5（顶部）还展示了当相同的方波输入信号施加到DB‐CCII的Y节点时，流经CCII的额外偏置电流。该分析清楚地表明了提出方案所具有的节能特性。DB电流随着输入电压阶跃上升至5 μA，然后迅速恢复到静态值，从而最小化了平均功耗。

从对图5所示特性的综合评估可以看出，DB‐CCII方案能够在偏置需求方面提供显著改进，使传统的CCII向低电压、低功耗设计方向发展，同时不影响其动态性能。

最后，已对DB‐CCII解决方案的节点阻抗进行了评估。需要强调的是，在此阶段，我们并未特别关注明显依赖于 CCII设计选择的阻抗绝对值，而仅关注DB电路对CCII特性的影响。在图6中，展示了DB电路处于激活模式（即具有最大偏置电流）时X、Y和Z节点处观察到的阻抗。在此情况下，Y节点的阻抗与典型CCII完全相当。Z节点的阻抗如预期般从电阻性转变为电容性行为，在较高频率下呈现高电阻值和低电容值。对于X节点也可得出相同的结论，其阻抗表现为带有并联电容的串联电阻和电感。显然，如果 DB偏置电流被关闭，则所有阻抗可能表现出不同的特性，尤其是X节点的阻抗。然而，在静态条件下分析阻抗是没有意义的，因为在该状态下，DB‐CCII架构中的CCII无法正常工作，因此所得到的行为并不能代表施加激励信号时输入信号所看到的实际阻抗水平。在动态条件下，DB‐CCII的所有阻抗趋向于收敛至使用5 μA恒定电流偏置的经典 CCII的阻抗。图7显示了工作中的DB在CCII中阿尔法和贝塔参数随频率的变化。表III列出了寄生阻抗的数值，而表 IV总结了采用提出的DB解决方案后所获得增强效果的综合结果，进一步证实了这一假设。

表III. 节点阻抗寄生值

X节点电阻 (Rx)	55 Ω
X节点电感 (Lx)	0.6 毫亨
X节点电容 (Cx)	6 pF
Y节点电容（Cy）	0.4 皮法
Z节点电阻（Rz）	115 千欧
Z节点电容（Cz）	4.3 皮法

表IV. DB‐CCII 特性与无动态偏置CCII特性的比较

参数	CCII	DB-CCII
电源电压	±0.75 V	±0.75 V
静态偏置电流	5 µA	100 纳安
动态偏置电流	-	5.1 微安
静态功耗	310 微瓦	62.3 微瓦
动态功耗	310 微瓦	330 微瓦
负压摆率（SR‐）	2.89 伏/微秒	2.58 伏/微秒
正向压摆率（SR+）	2.93 伏/微秒	2.50 伏/微秒
阿尔法（值）	0.992	0.992
阿尔法（带宽）	13 兆赫兹	13 兆赫兹
贝塔（值）	1	1
贝塔（带宽）	16 兆赫兹	16 兆赫兹

V. 结论

我们提出了一种用于电流传输器应用的创新动态偏置电路。这种具有良好前景的新颖架构能够利用一种可在标准CMOS技术中设计的紧凑且多功能的新电流模式模块，实现多种低压低功耗应用。该类型的DB‐CCII相比采用静态偏置电流的传统CCII占用更大的面积，但具有更低的平均功耗优势。事实上，当DB‐CCII不工作时，其功耗比无动态偏置的传统电流传输器低5倍，而电路在压摆率（SR）方面的性能则相近。因此，我们认为所提出的电路在许多低功耗应用中具有实用价值。