强烈推荐verilog 编辑器--sublime

本文分享了使用Sublime编辑器自动例化Verilog模块名的技巧,对比Notepad++,Sublime显著提高了编写testbench的效率。文章推荐了两篇指导教程,帮助读者快速上手并熟练使用Sublime。

摘要生成于 C知道 ,由 DeepSeek-R1 满血版支持, 前往体验 >

最近我在找能自动例化verilog module名的方法,网友推荐了一个编辑器-sublime,能解决我的问题。

这样的话,我写tentbench就不用手写去例化了,非常方便,省时省力。

之前一致在用notepad++,这次我果断的安装了sublime.其中我参考了两篇文章基本上解决了我的问题。

把引用的文件在这里记录一下。

这篇文章,让我学会了如何去安装软件,建议首先去阅读这篇。

https://blog.youkuaiyun.com/k331922164/article/details/48092291

这篇文章,让我学会了如何如何更好的使用该软件。

https://zhuanlan.zhihu.com/p/73083268

评论
添加红包

请填写红包祝福语或标题

红包个数最小为10个

红包金额最低5元

当前余额3.43前往充值 >
需支付:10.00
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明:

1.余额是钱包充值的虚拟货币,按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载,可以购买VIP、付费专栏及课程。

余额充值