FreeRTOS学习笔记 & FreeRTOSConfig.h 配置及介绍

最新推荐文章于 2025-03-06 23:30:00 发布
最新推荐文章于 2025-03-06 23:30:00 发布
阅读量496 收藏 5
点赞数 2
分类专栏： FreeRTOS_嵌入式实时操作系统 文章标签： 学习 笔记 单片机
版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。
本文链接：https://blog.youkuaiyun.com/hulongjie123/article/details/130227283
版权
本文详细介绍了FreeRTOS的配置选项，包括调度器类型（抢占式或协作式）、任务选择优化、低功耗tickless模式、CPU时钟频率、任务调度频率、堆栈管理和中断优先级等关键设置，以及内存分配、钩子函数、运行时间统计和软件定时器等功能的启用与配置。

摘要生成于 C知道 ，由 DeepSeek-R1 满血版支持， 前往体验 >

FreeRTOSConfig.h

FreeRTOS基础配置配置选项

/* 置1：RTOS使用抢占式调度器；置0：RTOS使用协作式调度器（时间片）
 *
 * 注：在多任务管理机制上，操作系统可以分为抢占式和协作式两种。
 * 协作式操作系统是任务主动释放CPU后，切换到下一个任务。
 * 任务切换的时机完全取决于正在运行的任务。
 */
#define configUSE_PREEMPTION					  1

/* 某些运行FreeRTOS的硬件有两种方法选择下一个要执行的任务：
 * 通用方法和特定于硬件的方法（以下简称“特殊方法”）。
 *
 * 通用方法：
 *      1.configUSE_PORT_OPTIMISED_TASK_SELECTION 为 0 或者硬件不支持这种特殊方法。
 *      2.可以用于所有FreeRTOS支持的硬件
 *      3.完全用C实现，效率略低于特殊方法。
 *      4.不强制要求限制最大可用优先级数目
 * 特殊方法：
 *      1.必须将configUSE_PORT_OPTIMISED_TASK_SELECTION设置为1。
 *      2.依赖一个或多个特定架构的汇编指令（一般是类似计算前导零[CLZ]指令）。
 *      3.比通用方法更高效
 *      4.一般强制限定最大可用优先级数目为32
 * 一般是硬件计算前导零指令，如果所使用的，MCU没有这些硬件指令的话此宏应该设置为0！
 */
#define configUSE_PORT_OPTIMISED_TASK_SELECTION	        1

/* 置1：使能低功耗tickless模式；置0：保持系统节拍（tick）中断一直运行
 * 假设开启低功耗的话可能会导致下载出现问题，因为程序在睡眠中,可用以下办法解决
 *
 * 下载方法：
 *      1.将开发版正常连接好
 *      2.按住复位按键，点击下载瞬间松开复位按键
 *
 *      1.通过跳线帽将 BOOT 0 接高电平(3.3V)
 *      2.重新上电，下载
 *
 * 			1.使用FlyMcu擦除一下芯片，然后进行下载
 *			STMISP -> 清除芯片(z)
 */
#define configUSE_TICKLESS_IDLE		0

/*
 * 写入实际的CPU内核时钟频率，也就是CPU指令执行频率，通常称为Fclk
 * Fclk为供给CPU内核的时钟信号，我们所说的cpu主频为 XX MHz，
 * 就是指的这个时钟信号，相应的，1/Fclk即为cpu时钟周期；
 */
#define configCPU_CLOCK_HZ						  (SystemCoreClock)

//RTOS系统节拍中断的频率。即一秒中断的次数，每次中断RTOS都会进行任务调度
#define configTICK_RATE_HZ						  (( TickType_t )1000)

//可使用的最大优先级
#define configMAX_PRIORITIES					  (32)

//空闲任务使用的堆栈大小
#define configMINIMAL_STACK_SIZE				((unsigned short)128)

//任务名字字符串长度
#define configMAX_TASK_NAME_LEN					(16)

 //系统节拍计数器变量数据类型，1表示为16位无符号整形，0表示为32位无符号整形
#define configUSE_16_BIT_TICKS					0

//空闲任务放弃CPU使用权给其他同优先级的用户任务
#define configIDLE_SHOULD_YIELD					1

//启用队列
#define configUSE_QUEUE_SETS					  0

//开启任务通知功能，默认开启
#define configUSE_TASK_NOTIFICATIONS    1

//使用互斥信号量
#define configUSE_MUTEXES						    0

//使用递归互斥信号量
#define configUSE_RECURSIVE_MUTEXES			0

//为1时使用计数信号量
#define configUSE_COUNTING_SEMAPHORES		0

/* 设置可以注册的信号量和消息队列个数 */
#define configQUEUE_REGISTRY_SIZE				10

FreeRTOS与内存申请有关配置选项

//支持动态内存申请
#define configSUPPORT_DYNAMIC_ALLOCATION        1
//支持静态内存
#define configSUPPORT_STATIC_ALLOCATION					0
//系统所有总的堆大小 (36*1024) = 36K RAM 空间
#define configTOTAL_HEAP_SIZE					((size_t)(36*1024))

FreeRTOS与钩子函数有关的配置选项

/* 置1：使用空闲钩子（Idle Hook类似于回调函数）；置0：忽略空闲钩子
 *
 * 空闲任务钩子是一个函数，这个函数由用户来实现，
 * FreeRTOS规定了函数的名字和参数：void vApplicationIdleHook(void )，
 * 这个函数在每个空闲任务周期都会被调用
 * 对于已经删除的RTOS任务，空闲任务可以释放分配给它们的堆栈内存。
 * 因此必须保证空闲任务可以被CPU执行
 * 使用空闲钩子函数设置CPU进入省电模式是很常见的
 * 不可以调用会引起空闲任务阻塞的API函数
 */
#define configUSE_IDLE_HOOK						0

/* 置1：使用时间片钩子（Tick Hook）；置0：忽略时间片钩子
 *
 *
 * 时间片钩子是一个函数，这个函数由用户来实现，
 * FreeRTOS规定了函数的名字和参数：void vApplicationTickHook(void )
 * 时间片中断可以周期性的调用
 * 函数必须非常短小，不能大量使用堆栈，
 * 不能调用以”FromISR" 或 "FROM_ISR”结尾的API函数
 */
 /*xTaskIncrementTick函数是在xPortSysTickHandler中断函数中被调用的。因此，vApplicationTickHook()函数执行的时间必须很短才行*/
#define configUSE_TICK_HOOK						0

/*使用内存申请失败钩子函数
 * FreeRTOS规定了函数的名字和参数：void vApplicationMallocFailedHook(void)
 */
#define configUSE_MALLOC_FAILED_HOOK			0

/*
 * 大于0时启用堆栈溢出检测功能，如果使用此功能
 * * FreeRTOS规定了函数的名字和参数：void vApplicationStackOverflowHook( TaskHandle_t xTask, char *pcTaskName )
 * 用户必须提供一个栈溢出钩子函数，如果使用的话
 * 此值可以为1或者2，因为有两种栈溢出检测方法 */
#define configCHECK_FOR_STACK_OVERFLOW			0

FreeRTOS与运行时间和任务状态收集有关的配置选项

//启用运行时间统计功能
#define configGENERATE_RUN_TIME_STATS	        0
 //启用可视化跟踪调试
#define configUSE_TRACE_FACILITY				      0
/* 与宏configUSE_TRACE_FACILITY同时为1时会编译下面3个函数
 * prvWriteNameToBuffer()
 * vTaskList(),
 * vTaskGetRunTimeStats()
*/
#define configUSE_STATS_FORMATTING_FUNCTIONS	1

FreeRTOS与协程有关的配置选项

//启用协程，启用协程以后必须添加文件croutine.c
#define configUSE_CO_ROUTINES 			          0
//协程的有效优先级数目
#define configMAX_CO_ROUTINE_PRIORITIES       ( 2 )

FreeRTOS与软件定时器有关的配置选项

 //启用软件定时器
#define configUSE_TIMERS				            0
//软件定时器优先级
#define configTIMER_TASK_PRIORITY		        (configMAX_PRIORITIES-1)
//软件定时器队列长度
#define configTIMER_QUEUE_LENGTH		        10
//软件定时器任务堆栈大小
#define configTIMER_TASK_STACK_DEPTH	      (configMINIMAL_STACK_SIZE*2)

FreeRTOS可选函数配置选项

#define INCLUDE_xTaskGetSchedulerState       1
#define INCLUDE_vTaskPrioritySet		         1
#define INCLUDE_uxTaskPriorityGet		         1
#define INCLUDE_vTaskDelete				           1
#define INCLUDE_vTaskCleanUpResources	       1
#define INCLUDE_vTaskSuspend			           1
#define INCLUDE_vTaskDelayUntil			         1
#define INCLUDE_vTaskDelay				           1
#define INCLUDE_eTaskGetState			           1
#define INCLUDE_xTimerPendFunctionCall	     0
//#define INCLUDE_xTaskGetCurrentTaskHandle       1
//#define INCLUDE_uxTaskGetStackHighWaterMark     0
//#define INCLUDE_xTaskGetIdleTaskHandle          0

FreeRTOS与中断有关的配置选项

//设置中断优先级分组 4 都为主优先级，没有子优先级
#ifdef __NVIC_PRIO_BITS
	#define configPRIO_BITS       		__NVIC_PRIO_BITS
#else
	#define configPRIO_BITS       		4
#endif
//中断最低优先级
#define configLIBRARY_LOWEST_INTERRUPT_PRIORITY			15

//系统可管理的最高中断优先级
#define configLIBRARY_MAX_SYSCALL_INTERRUPT_PRIORITY	5

#define configKERNEL_INTERRUPT_PRIORITY 		( configLIBRARY_LOWEST_INTERRUPT_PRIORITY << (8 - configPRIO_BITS) )	

#define configMAX_SYSCALL_INTERRUPT_PRIORITY 	( configLIBRARY_MAX_SYSCALL_INTERRUPT_PRIORITY << (8 - configPRIO_BITS) )

FreeRTOS与中断服务函数有关的配置选项

#define xPortPendSVHandler 	PendSV_Handler
#define vPortSVCHandler 	SVC_Handler
#define xPortSysTickHandler SysTick_Handler

FreeRTOS 断言检查

//调试阶段建议开启，
#define vAssertCalled(char,int) printf("Error:%s,%d\r\n",char,int)
#define configASSERT(x) if((x)==0) vAssertCalled(__FILE__,__LINE__)

//不用可以把上面都注释掉
//保留下面这句
#define configASSERT( x ) if ((x) == 0) {taskDISABLE_INTERRUPTS(); for( ;; );}

FreeRTOS 基本配置大概这么多，根据需求自行配置

SystemVerilog HVL：断言（System Verilog Assertion, SVA）介绍
Starry__的博客
03-25 1540
目录1. 断言在testbench扮演的角色自检机制功能覆盖2. 立即断言3. 并发断言 验证环境中，对于数据的检查可以通过scoreboard实现，那么如何实现对协议的检查呢？ driver和monitor是基于某种时序进行激励驱动和采样的，所以就需要检验DUT的时序是否符合要求，这个是SVA断言的主要用途。 1. 断言在testbench扮演的角色 对于测试平台testbench来说，它需要对DUT的功能进行验证，testbench的主要功能有激励产生、自检和功能覆盖三点。 激励产生好说，就是driv
【System Verilog and UVM基础入门22】SVA语法
TommiWei的博客
01-09 1132
父亲经常告诉我要夹着尾巴做人。
System Verilog 断言， SVA
最新发布
qq_33854057的博客
03-06 1025
SystemVerilog Assertion（SVA）是 SystemVerilog 硬件描述语言的一个重要扩展，它提供了一种形式化的方式来描述和验证硬件设计的属性和行为。断言是对设计属性的一种描述，它定义了在特定条件下设计应该满足的行为。如果在仿真或形式验证过程中，设计的行为不符合断言所定义的属性，那么断言就会失败，从而提示设计中可能存在的问题。例如，在一个简单的加法器设计中，我们可以使用 SVA 来断言：当两个输入信号有效时，输出信号应该等于两个输入信号之和。
【system verilog】SV Assertion 断言
飓风_数字IC验证的博客
11-05 7587
system Verilog assert 断言总结
systemverilog之断言
xiyieba的博客
06-17 1万+
SystemVerilog Assertion(SVA)–断言 断言概述 一言以蔽之:断言是设计属性的描述。 如果一个在模拟中被检查的属性(property)不像我们期望的那样表现，那么这个断言失败。 如果一个被禁止在设计中出现的属性在模拟过程中发生，那么这个断言失败。 一系列的属性可以从设计的功能描述中推知，并且被转换成断言。这些断言能在功能的模拟中不断地被监视，从而可以得知设计的功能是否正确。 断言是一个“观测员”，它可以观测程序的状态，但它不会改变代码本身。 SystemVerilog集成了断言并且能
System Verilog断言
qq_40268672的博客
12-06 3168
断言通常被称为序列监视器或者序列检验器，是对设计应当如何执行特定行为的描述，是一种嵌入设计检查。如果检查的属性（property）不是我们期望的表现，那么在我们期望事件序列的故障上会产生警告或者错误提示。 断言用来检查模拟序列行为或者激励生成的正确性，断言作为功能验证的一种重要手段，可以脱离测试用例而覆盖测试点，所以断言覆盖率可以是功能覆盖率的一部分，完善的断言能为全面的功能覆盖率尺度打下良好的基础。 断言两个重要的时间点：采样时刻和匹配时刻，断言在 preponed 域采样，在observed 域执行检查
SystemVerilog中的断言(Assertion)
qq_40263454的博客
04-07 3666
1.简介SystemVerilog断言（SVA）主要是用于验证设计的行为，其主要功能有两点：在特定条件或事件序列的故障上生成警告或错误；收集功能覆盖率的数据。2.立即断言（Immediate Assertion）立即断言执行时如同过程语句，她在程序执行到这个程序块使立即执行，并且可以结合$fatal，$error，$warning和$info函数给出不同级别的消息提示。断言比if语句更加紧凑，且断言里面的逻辑跟if语句是相反的。设计者应该期望括号内的表达式为真，否则输出一个错误。
第2章 SystemVerilog断言
zzgnew的博客
06-27 2717
第2章 SystemVerilog断言 XtremeDV2018-04-19 17:42:065026收藏15 分类专栏：SVAsystem verilogSystemVerilog Assertions 2.1什么是断言？ 一个断言是一个检查你设计的规范，你要确保永不违反。如果规范被违反，您希望看到失败。 下面给出一个简单的例子。每当FRAME_无效（即变为高）时，最后数据相位（LDP_）必须被置位（即变为低）。这种检查对于纠正给定接口的功能是必不可少的。 SVA语言被...
【systemverilog】学习笔记--断言篇
跛子拜的博客
03-23 877
【systemverilog】学习笔记--断言篇断言1：判断信号值 断言1：判断信号值 CHECK_VALUE : assert property ( @(posedge clk) disable iff(!rst_n) \\屏蔽复位前的不定态 (a !== 1'bx) ) else $fatal ("ERROR : detected a X value !! \n"); ...
sva_lab_systemverilog语法_svalab_systemverilog_sva_systemverilog_源
10-02
SystemVerilog是一种强大的硬件描述语言（HDL），用于系统级设计、验证以及...通过"sva_lab"这样的资源，学习者能够全面掌握SystemVerilog的基本概念、语法结构以及断言的使用，从而在数字系统设计领域建立坚实的基础。
systemverilog 断言手册
06-06
本书描述了assertion的基本语法及用途，相信会给你带来些许帮助！
数字前端的功能验证利器——SVA断言学习笔记
热门推荐
moon9999的博客
08-01 1万+
在我们辛苦搭建环境之余，不如先放松下学习一下非常流行并且历史悠久的断言技术(assertion)，熟练掌握断言技术通过断言进行行为检查可以及时发现代码中的低级的bug。以下内容大部分参考了《SystemVerilog Assertions应用指南》，还有一些参考了各类帖子，尽量采用简单易懂的形式来说明。 这次我们只关注最常见的并发断言而不对即时断言进行探究了（下文断言皆指并发断言），我个人理解并...
SystemVerilog断言(SVA)详解与应用
- 使用SVA语法编写断言，描述期望的行为。 - 在仿真环境中集成断言，监控设计行为。 - 收集功能覆盖数据，评估验证完整性。 - 调整和优化断言，确保覆盖所有可能的异常情况。 综上，SystemVerilog断言提供了...
【IC验证】systemverilog_断言
weixin_47730622的博客
10-07 2348
本文基于systemverilog(UVM)对断言（assertion）进行了详细的介绍，举例说明了常见的断言语法，并基于APB给出断言实例。
system verilog断言学习笔记
weixin_42160732的博客
08-07 3943
system verilog断言
systemverilog断言简介 形式验证 第3章
打工人的学习记录！
03-02 4304
本章节介绍了用于形式验证的sva语言，可能不够完整，但对于初学者来说，足够去了解这么写checker。
[SVA知识点一]: System verilog 断言(assert)的基本介绍
Jjh199611的博客
07-12 9175
断言（System Verilog Assertion 简称SVA）可以被放在RTL设计或验证平台中，方便在仿真时查看异常情况。一般在数字电路设计中都要加入断言，断言占整个设计的比例应不少于30%。断言通常被称为序列监视器或者序列检验器，是对设计应当如何执行特定行为的描述，是一种嵌入设计检查。如果检查的属性（property）不是我们期望的表现，那么在我们期望事件序列出现异常情况，发生故障时，会产生警告或者错误提示。
评论
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值