HR20180108的博客

FPGA工程师开发过程中，会遇到语法规则忘记的情况。FUXI软件提供基本的语句示例，可供开发者查看，而不用通过在线查找搜索。

使用者在BOOT+APP开发模式下，需要先将ARM BOOT程序的*.hex与FPGA的程序打包为*.acf文件，在开发生成ARM APP的*.hex文件。分两步将*.acf烧录到FLASH 0地址开始的地址空间，将APP的*.hex烧录到FLASH 非0地址（需要根据*.acf大小合理划分地址，保证一个原则不能覆盖*.acf的数据区域，例如：0x300000）。这样需要两次烧录才能让芯片正常运行开发的功能。

裸机：裸机又称为前后台系统，前台系统指中断服务函数，后台系统指大循环，即应用程序。裸机缺点：a. 实时性差，应用程序轮流执行；b. 空等待，CPU不执行其他代码；c. 结构臃肿，实现功能都放在无限循环。RTOS特点：RTOS全称为：Real Time OS，就是实时操作系统，强调的是：实时性。a. 分而治之，实现功能划分为多个任务；b. 延时函数，任务调动；c. 抢占式，高优先级任务抢占低优先级任务；d. 任务堆栈，每个任务都有自己的栈空间；注意1：中断可以打断任意任务。

使用者移植xilinx，altera，lattice，elitestek芯片平台代码到京微齐力芯片平台上。原工程比较大文件多，单文件添加效率低下，直接文件添可能会导致EDA挂死。

EDA软件编译后生成码流文件大小会影响烧录的效率，为此FUXI有专门的设置选项可实现码流压缩，提升烧录固件效率。

由于客户工程师对不同代码有一定的权限设置。举例：FPGA开发工程师无权访问ARM开发工程师的代码，ARM开发工程师无权访问FPGA开发工程师的RTL代码。

使用者完成功能RTL代码开发，需要进行功能仿真。RTL代码中可能使用了IP，使用者不知道这些IP的仿真库文件。

使用者做FPGA应用开发，将开发成果交给自己的客户，但是并不想提供RTL源码以及加密的源码，只想提供网表文件。

1.1 使用者移植xilinx，altera，lattice，elitestek芯片平台代码到京微齐力芯片平台上，用FUXI编译代码生成的*.acf文件，然后烧录*.acf到板子上（开发板或者真实应用板），验证结果黑盒功能不正确；1.2 对RTL代码功能仿真，验证结果功能正确；1.3 使用FUXI的debugware在线调试，抓取的数据不正确。

业界EDA工具仿真功能是必备的，例如Vivado自带仿真工具，且其无需联合外部仿真工具，当然也可以联合外部工具，例如MoodelSim。FUXI没有独立的仿真功能，需要联合第三方软件，Modelsim是常用的第三方软件。

客户将原器件（xilinx，altera，lattice，elitestek）平台代码移植到京微齐力器件平台时，代码中可能存在大量的乘法语句。原器件厂商的EDA工具可以将乘法映射到DSP的资源，且能够正确的统计资源的使用情况。A*B形式有益与客户的灵活使用，但是EDA软件本身需要进行复杂的映射以及合并，不益与EDA本身；为了减少EDA的复旦，可以根据场景例化DSP IP核。

设计约束主要分为物理约束和时序约束。物理约束主要包括I/O接口约束（如引脚分配、电平标准设定等物理属性的约束）、布局约束、布线约束以及配置约束。时序约束是FPGA内部的各种逻辑或走线的延时，反应系统的频率和速度的约束。

详述：顶层文件需要的输出输出信号，需要对IO进行分配硬件设计指定的管脚。但是会存在工程师不仔细遗漏分配，输入信号没有分配会导致内部逻辑错误，功能不正常；输出信号没有分配会导致外部器件功能不正确。解释：EDA软件会默认自动分配管脚，但是不会在软件上直观看到，需要通过过程查看。自动分配的管脚还需要查看硬件设计中该自动分配管脚的物理状态。背景：工程师开发过程中，对IO管脚未手动指定分配物理管脚，导致功能异常。以上pluse和value没有手动分配管脚，软件自动分配后的结果。pr.aoc文件查看如举例下图。

注意：芯片会退出user mode，然后复位一次。读取FLASH的存储码流的内容。3.acf转bin文件的方法。

在线问题定位或者固件上板调试，该功能等同xilinx的MARK DEBUG功能。

Save all flow files：保存ixplore生成的文件，可以进行时序等分析。使用与客户匹配的FUXI工具，创建新的工程文件名称与*.aoc的前缀一致；1.2 constraint文件夹，文件夹中的时序约束文件*.sdc；将新建工程下的constraint文件添加*.sdc文件；会生产10个结果，上板加载生产的*.acf文件，验证结果。5.创建ixplore文件，并设置参数并保存；将新建工程下的outputs文件全部替换；与*.hpr同级目录下添加*.aoc文件。6.设置操作参数，如下图；

1. 远程机开启jtagserver服务，FUXI工具安装路径点击\bin\jtagserver.exe；解决方法：通过FUXI的JtagServer，可以实现本地编辑码流，远程烧录到测试环境上。5.本机点解Connect，查看可否连接到JTAG server，一般会有如下提示。背景：测试环境不在自己PC旁边，不想自己搭建一套环境。2.远程机设置JTAG Server端口号；4.本机填写远程测试机的IP地址和端口号。这样就可以实现远程烧录调试。

当客户需要构建自动编译工程时，只需要更新constraint、src、ip_core文件夹，*.hpr，*.aoc，*.hex，其它多余文件和文件夹可以删除的。因为命令行构建不能生成console.log，可以通过批处理重定向到日志文件，如下最后一行代码。通过windows操作系统，可以帮助客户建立任务，定时执行该脚本。1. 点击windows，搜索栏搜索“任务计划程序”；背景：客户需要部署自己的自动化工程，方便其版本发布。如果想删除任务，可以删除如上图。上图显示任务在就绪，待运行。

第一步：菜单Tools->Option->Systhesis->Advanced，勾选Keep Hierarchy。以上图片可以看到有两个K_CU11_P_DP，上者是一级模块和二级模块的资源统计；下者是对二级模块的展开资源统计。背景：FPGA工程师需要获知完成RTL代码所占用的资源使用情况，包括模块级和*.v级别。也可以在软件上，点击该文件查看，如下图的红色框，软件会回显资源的使用情况。第二步：重新跑工程或者运行Run Systhesis；该功能在2024年版本后才能实现。