FPGA寄存器 Vivado IP核

一只摸鱼怪

已于 2024-06-12 10:35:43 修改

阅读量883

点赞数 26

分类专栏： zynq vivado摸鱼记录 # FPGA Verilog 文章标签： fpga开发

于 2024-04-01 16:08:25 首次发布

本文链接：https://blog.youkuaiyun.com/hhh123987_/article/details/137072225

版权

zynq vivado摸鱼记录同时被 2 个专栏收录

47 篇文章

订阅专栏

FPGA Verilog

31 篇文章

订阅专栏

1. 今日任务

小梅哥视频：21A 认识并理解FPGA中的存储器模型_哔哩哔哩_bilibili

21B 学习使用Vivado中的存储器资源_哔哩哔哩_bilibili

2. FPGA中的存储器类型

只读ROM eg.CMOS摄像头初始化、DDS信号发生器(固定波形数据的形式)

数据量比较多

数据值已知

数据值不需要更改

可读可写RAM eg. DDS信号发生器（波形可调）

数据量相对较大

数据要求能被更改

数据要能重复使用

eg. 高速数据采集系统

数据速率不匹配

数据消耗速率慢于数据生产速率

数据总量有限

eg. 以太网 or USB传输

数据速率不匹配

数据消耗速率快于数据生产速率

数据消耗时要求连续

3. 存储器资源使用

4. matlab生成coe文件

【FPGA】：matlab生成coe文件-优快云博客

sin-cos wave

%% sin-cos wave data write in coe file
clear all ;
clc ;

width = 10；//与幅值有关
N = 4096 ; // depth 数据个数
y = zeros(N , 1) ;
for i = 1:1:N
x = i ;
%y(i,1) = ceil( 127*sin(x*2*pi/N) ) + 127 ;
y(i,1) = ceil( 127*cos(x*2*pi/N) ) + 127 ;
end
plot(y);
hold on;
fid = fopen('cos_4096.coe','wt');
%- standard format
fprintf( fid, 'MEMORY_INITIALIZATION_RADIX = 10;\n');
fprintf( fid, 'MEMORY_INITIALIZATION_VECTOR =\n');
%- write data in coe file
for i = 1:1:N
fprintf(fid,'%d,\n',y(i,1));
end
fclose(fid);

triangle wave

%% triangle wave data write in coe file
clear all ;
clc ;
width = 10；//与幅值有关
N = 4096 ; // depth 数据个数
y = zeros(N , 1) ;
for i = 1:1:N
if(i < 2049)
y(i,1) = fix( (i/8) - 1 ) ;
else
y(i,1) = fix( ((4096 - i )/8) ) ;
end
end
plot(y);
hold on;
fid = fopen('triangle_4096.coe','wt');
%- standard format
fprintf( fid, 'MEMORY_INITIALIZATION_RADIX = 10;\n');
fprintf( fid, 'MEMORY_INITIALIZATION_VECTOR =\n');
%- write data in coe file
for i = 1:1:N
fprintf(fid,'%d,\n',y(i,1));
end
fclose(fid);

rectangle wave

%% rectangle wave data write in coe file
clear all ;
clc ;
width = 10；//与幅值有关
N = 4096 ; // depth 数据个数
y = zeros(N , 1) ;
for i = 1:1:N
if(i < 2049)
y(i,1) = 255 ;
else
y(i,1) = 0 ;
end
end
plot(y);
hold on;
fid = fopen('rectangle_4096.coe','wt');
%- standard format
fprintf( fid, 'MEMORY_INITIALIZATION_RADIX = 10;\n');
fprintf( fid, 'MEMORY_INITIALIZATION_VECTOR =\n');
%- write data in coe file
for i = 1:1:N
fprintf(fid,'%d,\n',y(i,1));
end
fclose(fid);

5. rom_tb

`timescale 1ns / 1ns

module rom_1_tb( );
reg clka;
reg ena;
reg [11 : 0] addra;
wire [9 : 0] douta;
blk_mem_gen_0 rom_1_test(
.clka(clka),
.ena(ena),
.addra(addra),
.douta(douta)
);
initial clka = 1 ;
always #10 clka = ~clka ;

initial
begin
ena = 0 ;
addra = 0 ;
#201;
ena = 1 ;
repeat(8000)
begin
addra = addra + 1 ;
#20;
end
#200;
$stop;
end

endmodule