- 博客(14)
- 收藏
- 关注
RSS订阅原创 PL与PS交互学习记录——ps端调试入门
进入vivado中，点击creat block design ，搜索ZYNQ IP核，双击进入如下页面。后续要连接板子做调试，就没有自己动手实践下去，具体在b站 小白FPGA 视频中有介绍。因为刚刚师兄安排了SRIO的学习，就先暂停PL与PS交互这部分的学习啦~DDR：用于存储数据、以及运行某些代码量大的程序。来到了第⑦步：PS端创建应用工程，创建源文件；进入sdk界面，创建文件，如下图。UART：用于向电脑打印数据。在该配置页面完成②中的内容。再根据下图所示完成步骤③。
2025-03-26 19:13:40
95
原创 脉冲压缩学习记录
但一般单载频脉冲信号的时宽带宽积接近于1，大的时宽和带宽不可兼得，而脉冲压缩技术就解决了这一问题。最终脉压输出结果具有sinc函数的包络形状，其-4db主瓣宽度为1/B，与输入脉冲宽度T相比，脉冲压缩比D=BT，为发射信号的时宽带宽积。在多目标环境中，强目标回波的旁瓣会埋没附近较小目标的主瓣，导致目标丢失。脉冲压缩本身就是实现信号的匹配滤波，只是在模拟域一般称匹配滤波，而在数字域一般称脉冲压缩。LFM信号是应用最广泛的脉冲压缩信号，突出优点是匹配滤波器对回波信号的多普勒频移不敏感。关于LFM信号的介绍在。
2025-02-26 16:26:40
344
原创 基于FPGA的以太网应用--学习记录
分别介绍GMII与RGMII以下介绍来自参考文章GMII接口即千兆比特媒体独立接口，数据位宽为 8 位，1000Mbps 速率下，时钟频率为 125MHz；100Mbps 速率下，时钟频率为 25M；10Mbps 速率下，时钟频率为 2.5MHzRGMII接口即简化千兆比特媒体独立接口，数据位宽为4 位，1000Mbps 速率下，时钟频率为 125MHz；100Mbps 速率下，时钟频率为 25M；10Mbps 速率下，时钟频率为 2.5MHz。
2024-11-20 19:45:01
895
原创 DDS原理学习
其中VIO是用来调试控制FPGA模块内部变量的工具，通过VIO控制变量，使得DDS信号生成模块生成数字信号，再经由DAC模块转换成模拟信号输出给示波器；
2024-11-13 18:03:58
256
原创 FIFO应用于UART串口（含代码）
FIFO（First in first out）即先入先出，可以把它理解成一个缓存器，对于收发两端速度不一致，位宽不一致的情况可以使用FIFO作为收发两端中间的“调节剂”使数据可以进行正常发送。
2024-11-06 09:56:47
1818
原创 ADC芯片工作原理以及驱动程序的编写
ADC实际上就是模数转换器，因为日常生活中的信号多数是模拟信号，但再电脑上对这些信号进行分析，就需要将他们转换成数字信号。
2024-10-21 19:49:15
748
原创 ILA使用教程
经过和学长的交流，为了更早进入项目，就没有再跟着小梅哥教程继续学习，而是先学习vivado在线调试工具ILA的使用。话不多说，开始吧！
2024-10-14 14:39:39
528
原创 串行移位寄存器原理详解
国庆7天真的是转瞬即逝啊55555~正式开始！本次学习完成了小梅哥视频教程46课时，内容较多，且初次涉及74HC595芯片。
2024-10-10 19:53:52
1447
原创 数码管动态扫描——点灯工程师
近期学习了基于FPGA的数码管动态扫描，本文将从数码管动态扫描的原理、逻辑建模、Verilog代码实现三部分进行展开。
2024-09-25 18:04:25
653
原创 串口接收、发送数据整合
上周分别学习并编写了串口发送模块和接收模块代码，本次目标是将两个模块整合成一个模块，实现串口数据从接收到发送的完整过程。
2024-09-18 14:36:36
1542
原创 画状态转移图
②当在20ms计数期间未检测到下降沿，则释放消抖成功，此时输出按键消抖成功信号，进入空闲状态。②当在20ms计数期间未检测到上升沿，则按键消抖成功，进入等待释放状态。③当在20ms计数期间上升沿和下降沿均未检测到，则保持原状态，继续计数。②当未检测到上升沿，则保持原状态。3.等待释放状态：①当检测到上升沿，则跳转到释放消抖状态，并开始20ms计数。4.释放消抖状态：①当在20ms计数期间检测到下降沿，则回到等待释放状态。1.空闲态：①当检测到下降沿，则跳转到按下消抖状态，并开始20ms计数。
2024-09-11 15:01:05
752
原创 基于状态机的按键消抖原理
由于抖动时间不超过20ms，因此可检测到下降沿时，延时20ms再判断，同理，检测到上升沿时，延迟20ms再读取按键值判断是否释放。按键电路图如下图所示，理想状态下电路图为没有抖动的，而实际中会有按键抖动现象的发生，这就会造成电路设计在某些时候会出错。初步设计思路：在按键按下后先保持不变，在抖动完成之后状态变化，同理，松开按键后先保持不变，在抖动完成之后再恢复；已知无论按下还是松开按键过程，产生的按键抖动时间均不超过20ms。那么如何消除按键抖动，正确判断按键按下和释放呢？1.什么是按键消抖？
2024-09-11 13:53:58
169
原创 FPGA学习记录--亚稳态产生原理及应对方法
在实际的时序电路中必须要保证图中虚线以内部分是稳定的，D触发器才能稳定的将数据进行存储；而由于发送端和接收端的信号为异步信号（即使用时钟不同），在接收端窗口期时发送端信号可能会变化，因此造成亚稳态。）：可以通过两级D触发器进行打拍，降低亚稳态的传播。
2024-09-11 11:17:47
191
空空如也
空空如也
TA创建的收藏夹 TA关注的收藏夹
TA关注的人