【verilog】占空比50%的奇数分频

原创已于 2022-08-30 22:53:06 修改 · 2.4k 阅读

28 ·

CC 4.0 BY-SA版权

文章标签：

#fpga开发

于 2022-06-12 11:03:14 首次发布

牛客网verilog刷题专栏收录该内容

2 篇文章

订阅专栏

该博客介绍了如何使用Verilog设计一个50%占空比的奇数7分频时钟分频器。通过两个独立的计数器分别在时钟的上升沿和下降沿计数，然后通过或门组合输出，确保了时钟的占空比。在测试环境中，分频器的输出波形显示正确实现了预期功能。

题目

设计一个同时输出7分频的时钟分频器，占空比要求为50%
注意rst为低电平复位
在这里插入图片描述

思路

上升沿下降沿分别操纵计数器进行计数产生分频时钟，然后将时钟相或。
在这里插入图片描述

rtl

//占空比50%的奇数7分频
module odd_pll(
	input wire clk,
	input wire rst,
	output wire clk_o
);

reg [2:0] pos_cnt;
reg [2:0] neg_cnt;
always@(posedge clk or negedge rst)
if(!rst)
	pos_cnt <= 1'b0;
else begin
	if(pos_cnt == 3'd6)
		pos_cnt <= 3'd0;
	else
		pos_cnt <= pos_cnt + 1'b1;
end

always@(negedge clk or negedge rst)
if(!rst)
	neg_cnt <= 1'b0;
else begin
	if(neg_cnt == 3'd6)
		neg_cnt <= 3'd0;
	else
		neg_cnt <= neg_cnt + 1'b1;
end

reg pos_clk;
reg neg_clk;
always@(posedge clk or negedge rst)
if(!rst)
	pos_clk <= 1'b0;
else begin
	if(pos_cnt >= 3'd4)
		pos_clk <= 1'b1;
	else
		pos_clk <= 1'b0;
end

always@(negedge clk or negedge rst)
if(!rst)
	neg_clk <= 1'b0;
else begin
	if(neg_cnt >= 3'd4)
		neg_clk <= 1'b1;
	else
		neg_clk <= 1'b0;
end

assign clk_o = neg_clk || pos_clk;
endmodule

module tb;

reg clk;
reg rst;

odd_pll inst1(
	.clk(clk),
	.rst(rst),
	.clk_o()
);

initial begin clk = 1'b0; forever begin #10; clk = ~clk; end end
initial begin rst = 1'b0; #25; rst = 1'b1; end
initial begin #5000; $stop; end

endmodule