系统结构考点之并行主存

还是第六章内容及第三章内容。

如题1：2017年10月

如题2：第三章内容

如题3：2019年10月 第六章内容

分析

挺生的。题3，是上月刚复习过的内容，详见系统结构考点之PM2I单级网络

基本知识

什么是并行主存

能并行的读出多个cpu字的单体多字、多体单字、多体多字交叉访问主存系统。这里的体就是指的存储体。字可以理解成存储单元。

交叉编址：编址的时候不是顺序放在同一个存储体中的，而是顺序放在不同的存储体中。如下图，模4的交叉编址的情况

几个重要概念及公式（考点）

频宽

B_m:存储体可提供的数据传输速率。
单体公式：$B_m=\frac{W}{T}$,W指的字长，T指的是访问周期，包括了启动一个存储体时间和读取到总线
多体公式：$B_m=m.\frac{W}{T}$,m称为模，也就是多少个存储体或称m分体。

每个存储周期能访问到的平均字数

$B=\frac{1-(1-\lambda {)}^m}{\lambda },\lambda :$ 表示访存队的存移概率。

解题：

题1

直接代入存储周期访问平均字数：$B=\frac{1-(1-0.25{)}^{3}2}{0.25}=4$
还有一问是模16的时候，将32换成16 ，得到约等于3.96
说明：提高模数，对提高整体的频宽影响不大。模数变大工程复杂度会变高，成本也会变高实际性能可能更高
总结：所以m不宜过大。

题2

由题意可知；每个分体，可知是多分体的。存储周期2us,也就是T=2us;宽度w=4,实际只有理论频宽的0.6倍，实际是4MB/s;求m

代入频宽公式:B_m=mW/T=m4/2 =2m

B_m X 0.6=4 $\Rightarrow$ B_m=4/0.6 $\Rightarrow$ 2m=4/0.6
得到m$\geq$3.33,m要取2的模，所以m取4.

题3

冲突，读取数组行，列或对角线时，从系统结构考点之PM2I单级网络图中可以看到当读列时，处于同一个分体号时，就不能并行读取了，就会产生冲突。
解决冲突：多了一个存储体，行数据在下一行间隔一个存储体存放
m,在4X4基础上，往上找质数。m必为质数。书上写的太复杂了，不要记什么公式，记住这里的规律就可以了。
（1）第一问的，答案就是m=5
（2）可以在草稿纸上画出原图，然后比对着画出无冲突时候的图：