[UVM]寄存器模型（reg_model）進階之uvm_reg_adapter

最新推荐文章于 2025-07-09 10:53:19 发布
最新推荐文章于 2025-07-09 10:53:19 发布
阅读量3.4k 收藏 18
点赞数 1
CC 4.0 BY-SA版权
分类专栏： UVM从入门到实战 寄存器模型在SoC驗證中的应用
版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。
本文链接：https://blog.youkuaiyun.com/gsjthxy/article/details/91049276

一、下面以SVT APB Adapter為例，介紹一下uvm_reg_adapter的實現方法，以及在RAL Test中的作用。

class svt_apb_reg_adapter extends uvm_reg_adapter;
  `uvm_object_utils(svt_apb_reg_adapter)

  function new(string name = "svt_apb_reg_adapter");
    super.new();
  endfunction : new

  extern virtual function uvm_sequence_item reg2bus(const ref uvm_reg_bus_op rw);
  extern virtual function uvm_sequence_item bus2reg(uvm_sequence_item bus_item, ref uvm_reg_bus_op rw);

endclass : svt_apb_reg_adapter


function uvm_sequence_item svt_apb_reg_adapter::reg2bus(const ref uvm_reg_bus_op rw);
  svt_apb_master_transaction apb = svt_apb_master_transaction::type_id::create("apb");
  apb.xact_type = (rw.kind == UVM_READ) ? svt_apb_master_transaction::READ : svt_apb_master_transaction::WR
了解本专栏 订阅专栏 解锁全文 超级会员免费看
UVM register model的使用
春天的故事
04-25 866
UVM怎样使用register model 验证寄存器： 1， 继承uvm_reg 建立uvm_reg_field 在build中声明，并且configure： 2，继承uvm_reg_block, 创建需要配置的寄存器，配置后门或前门的地址： 3，建立一个uvm_reg_adapter： 主要是改写reg2bus，和bus2reg： 4，建立一个整体的uvm_reg_block：主要是定义AHB的访问地址， 5，建立读写的seq： 直接使用uvm_reg的。read或者write： 6，连接s
uvm_reg_adapter——寄存器模型（十八）
weixin_34025051的博客
12-17 1291
uvm_reg_adapter 功能就是在uvm_reg_bus_op和总线操作之间的转换。主要包含两个函数reg2bus 和bus2reg。 //------------------------------------------------------------------------------ // Title: Classes for Adapting Between R...
uvm_reg中hdl_path相关源代码解析（一）
最新发布
犊犊爱编程的博客
07-09 770
在使用寄存器模型时，可以对每个field，reg，block添加其对应的后门路径的信号，这个信号是实际硬件信号的层次化索引对应的字符串。最终每个field对应的完整后门路径信号，为root_hdl_path + field_hdl_path，两者的拼接。又如何获取到添加的后门信号，这将是本篇文章的核心问题。在使用ralgen生成寄存器模型之后，通过uvm_reg::add_hdl_path() 函数将后门信息添加进去。在每个field名之后，加 (xxxxxx)，表示这个field对应的后门信号。
UVM寄存器模型：reg adapter实现和集成
chenxy_bwave的专栏
07-19 8424
UVM寄存器模型有内建的抽象的read()和write()等寄存器访问命令，实际的寄存器访问需要通过对用于寄存器访问的总线接口进行驱动来完成。典型的总线接口有AMAB总线家族、I2C总线、SPI总线等都可以用作寄存器访问的总线接口。在UVM验证平台中，要完成寄存器访问，需要进行寄存器模型的抽象的read/write访问动作与具体种类总线的bustransaction之间的转换，这就是adapter（betweenregandbus）所要扮演的角色。...........................
（三）UVM_RAL 寄存器模型之adapter
那么菜的博客
03-27 4084
试想，如果仅仅是简单把寄存器模型集成到验证环境，那么只要例化寄存器模型就可以了。现在主要的问题是，建立怎样的机制才可以让寄存器模型“实时”复刻RTL寄存器的值。为了解决这个问题，UVM引入Prediction机制，而且用到了两个新的组件：Adapter和Predictor。 今天，我们主要讲解一下 adapter 。 Adapter，可以翻译为适配器，它的作用是寄存器访问事务和总线事务的相互转换。寄存器访问事务对数据的封装格式相对固定，一般包含读写类型、地址、数据和字节掩码。而总线事务则根据不同的总线协
uvm中adapter是自动执行的吗
weixin_49816194的博客
01-22 500
在使用UVM时，通常无需手动触发适配器的执行，它会在需要时自动进行转换。然而，确保适配器已正确配置和连接是至关重要的，以便在需要时能够顺利地执行转换。：如果在UVM事务中使用了寄存器访问（例如，使用`uvm_reg_sequence`进行寄存器访问的事务），适配器也可能在这个上下文中被调用。：当进行寄存器读取或写入时，适配器会自动执行以将总线事务转换为寄存器模型可以理解的格式。
[UVM]寄存器模型（reg_model）的高級用法之uvm_reg_predictor
元直的博客
06-09 3649
摘要：本文介绍了UVM中寄存器模型的高级用法——uvm_reg_predictor。传统方法通过driver返回值更新寄存器模型（auto_predict功能），而新方法则通过monitor收集总线事务，经reg_predictor更新寄存器镜像值。实现步骤包括：1）在build阶段实例化reg_predictor和adapter；2）在connect阶段将predictor与寄存器default_map关联，并连接monitor的item_observed_port到predictor的bus_in端口。
详解寄存器模型reg_model的auto_predict
u011075954的专栏
06-01 1080
DUT的配置寄存器的值是实际值，reg_model有镜像值、期望值的概念。镜像值：存放我们认为此时DUT里寄存器的实际值。期望值：存放我们期望DUT寄存器被赋予的值。那么怎么更新reg_model里面的镜像值呢？有三种方式更新reg_model里面的镜像值。
[UVM]UVM中reg_map的作用及多个rem_map的使用案例
元直的博客
05-03 921
摘要：UVM中的reg_map是寄存器模型的核心组件，用于管理DUT寄存器的地址映射和访问路径。主要功能包括：地址空间映射、访问协议管理、多视图支持和层次化设计。在复杂SoC验证中，多个reg_map适用于多地址空间（如CPU/DMA视图）、多协议访问（如AXI/APB）等场景。通过创建不同reg_map实例并配置基地址和适配器，可实现同一寄存器在不同地址空间的灵活访问。文章提供了完整代码示例，展示单个reg_map的基本用法和多个reg_map在CPU/DMA双视图中的应用，包括地址映射、适配器关联和访问
UVM实战_5_UVM中的寄存器模型
weixin_61103637的博客
01-13 1789
本章节主要介绍UVM实战第7章寄存器模型的内容通常来说，DUT中会有一组控制端口，通过控制端口，可以配置DUT中的寄存器，DUT可以根据寄存器的值来改变行为，这组控制端口就是寄存器配置总线。暂时以uvm实战附录B代码为例，后续要改成apb总线控制的rtl代码input clk;reg tx_en;reg invert;if(!endendif(!
uvm register model
abyl821294的博客
01-31 499
1.基本概念 uvm_reg_field：寄存器模型中最小单位 uvm_reg：由uvm_reg_field组成 1 class reg_invert extends uvm_reg; 2 3 rand uvm_reg_field reg_data; 4 5 virtual function void build(); 6 ...
UVM- 寄存器模型 Register Model（八）
热门推荐
思想开化的冰块博客
12-16 1万+
寄存器模型 Register Model一、RAL : Register Abstraction Layer二.UVM 寄存器模型的层次三、RAL模型创建并使用3.1.对每个寄存器进行定义并创建3.2.将寄存器放入register block容器中，并加入到对应的Address Map3.3.创建RAL适配器（adapter）3.4.验证环境中实例化RAL模型并建立连接3.5.编写RAL的测试序列3.6.显式或隐式的运行RAL序列3.7.显式或隐式执行镜像预测四、总结 一、RAL : Register Ab
(UVM验证学习12) apb timer源码阅读和标准阅读
fenggang2333的博客
11-10 1565
如果CTRL[0]=1 enable，再考虑EXTIN的作用，如果EXTIN作为enable(CTRL[1]=1),则需要EXTIN为高，如果EXTIN作为时钟(CTRL[2]=1),则需要检测到EXTIN要进行低到高翻转，这种情况下，就可以让计数器递减计数，递减到0时自动reload；对对应的寄存器（CTRL，RELOAD，CURVAL）进行写操作，注意cur_val寄存器除了要响应写操作，当计数器正常计数时，也需要随时钟更新值，这部分逻辑也在这里。无论是生成还是清除，都需要更新INT寄存器。
【UVM】ral_model 详解
分享记录一下工作中遇到的相关知识
08-03 2214
Layer对于硬件有了解的读者，都知道寄存器是模块之间互相交谈的窗口。一方面可以通过读出寄存器的状态，获取硬件当前的状况，另外一方面也可以通过配置寄存器，使得寄存器工作在一定的模式下。而在验证的过程中，寄存器的验证也排在了验证清单的前列，因为只有首先保证寄存器的功能正确，才会使得硬件与硬件之间的交谈是“语义一致”，否则如果寄存器配置的结果与寄存器配置内容不同，那么硬件无法工作在想要的模式下，同时寄存器也可能无法正确反映硬件的状态。寄存器的硬件实现是通过触发器，每一个bit位的触发器都对应着寄存器的功能描述。
uvm_reg_bus_op中byte_en详解
Kizuna_AI的博客
02-23 1426
从源码对uvm_reg_bus_op中byte_en进行解析。
UVM-寄存器模型
Nie_You的博客
08-15 8247
UVM_寄存器模型整理。
UVM学习笔记--寄存器模型 Register Model
qq_33300585的博客
07-10 2888
UVM学习笔记--寄存器模型 Register Model
UVM设计模式 （八）适配器模式、寄存器模型详解
Holden_Liu的博客
02-27 5562
寄存器模型结构 uvm_reg_field: uvm_reg_data_t类型的存储数据的三个成员变量 value, m_nirrored, m_desire。 uvm_reg: 成员变量m_fields加入fields。 uvm_reg_block: uvm_reg的集合，uvm_reg需要加入到uvm_reg_map中，且属于同一个uvm_reg_block。每个uvm_reg_block至少包含一个uvm_reg_map。uvm_reg_block中也可以再添加子uvm_reg_block，同时子uv
uvm寄存器模型
Future Chaser的博客
11-01 201
寄存器模型中的，适配器，提供了reg2bus和bus2reg的接口，充当uvm_reg_map（寄存器信息）和uvm_sequencer中的转换器。uvm_reg_map操作uvm_reg_bus_op类型的item，而uvm_sequencer操作uvm_sequence_item类型的item。
uvm_reg_adapter
07-12
UVM（Universal Verification Methodology）是一种常用的验证方法学，用于验证数字设计中的功能和行为。在 UVM 中，UVM Register Package 提供了一种机制来验证寄存器模型和寄存器操作。UVM Register Adapter（UVM Reg Adapter）是 UVM Register Package 中的一个重要组件，用于将设计中的寄存器模型与 UVM Register Model 之间进行连接和适配。 UVM Register Adapter 的主要功能如下： 1. 寄存器模型适配：UVM Reg Adapter 提供了一种方式，将设计中的寄存器模型与 UVM Register Model 进行适配。它可以将设计中的寄存器实例化为 UVM Register Model 中的寄存器对象，从而方便在 UVM 环境中对寄存器进行访问和操作。 2. 寄存器操作转换：UVM Reg Adapter 可以将设计中的寄存器操作转换为 UVM Register Model 中定义的寄存器操作，例如读取、写入、更新等。这样，就可以在 UVM 环境中使用统一的接口对寄存器进行操作，提高测试代码的可重用性和可维护性。 3. 寄存器访问配置：UVM Reg Adapter 提供了一种配置机制，用于指定如何访问设计中的寄存器。通过配置，可以定义寄存器的访问地址、位宽、访问类型（读、写、读写）等属性，使得 UVM Register Model 可以正确地访问和操作设计中的寄存器。 总之，UVM Reg Adapter 是 UVM Register Package 中的一个重要组件，用于连接设计中的寄存器模型与 UVM Register Model，并提供适配和转换功能，以实现在 UVM 环境中对寄存器的验证。
评论
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包

打赏作者

元直数字电路验证

你的鼓励将是我创作的最大动力

¥1 ¥2 ¥4 ¥6 ¥10 ¥20
扫码支付：¥1
获取中
扫码支付

您的余额不足，请更换扫码支付或充值

打赏作者

实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值