IDDQ测试技术全面解析
1. IDDQ测试基础
IDDQ(Quiescent Supply Current)测试主要用于检测集成电路中的泄漏故障和弱故障。首先,通过开关级仿真对每种组件类型进行特性化,将相关信息存储在泄漏故障表和弱故障表中。之后,逻辑模拟器根据当前测试向量捕获每个组件实例的输入/输出和内部状态值,利用之前生成的故障表来确定每个向量能检测到的泄漏/弱故障,无需再次进行开关级仿真。
- 泄漏故障表 :是一个m × n的矩阵M,其中k为组件输入/输出引脚的数量, 为组件晶体管的数量。每个组件逻辑状态对应矩阵的一行,矩阵的每个条目是一个八进制值,包含泄漏故障信息,每一位代表一个泄漏故障。例如,对于图中所示的或非门,矩阵第5行(i = 4)中晶体管P1(第3列)的条目为(26)8,表示通过测试可以检测到P1中的泄漏故障fBD、fSD和fGD。
- 弱故障表 :弱故障的敏化与内部故障节点仅取决于故障组件的输入/输出状态。组件边界上的弱故障由组件的输入/输出状态敏化,但其传播由具有弱故障的组件或受弱故障节点驱动的组件的输入/输出状态决定。特性化后,会生成弱故障检测表、弱故障敏化表和弱故障传播表。
2. 测试方法
- 测试向量选择 :使用生产固定故障测试模式对电路进行门级仿真,将所有组件的输入/输出逻辑电平与泄漏和弱故障表的条目进行比较,以确定哪些泄漏和弱故障被测试。如果一个向量能测试到一个新的泄漏/弱故障,就选择该向量进行IDDQ测量。组件边界会影响IDDQ测试向量的选择,相关节点的弱故
超级会员免费看
订阅专栏 解锁全文
5

被折叠的 条评论
为什么被折叠?



