国产CD5026电源芯片实战:如何用有源钳位技术提升DC/DC转换效率(附电路设计要点)
最近在做一个48V转12V的隔离电源项目,效率要求卡在95%以上,传统的反激架构怎么优化都感觉碰到了天花板。和几个老工程师聊了聊,大家不约而同地提到了有源钳位技术,尤其是用国产的CD5026这颗芯片来实现。说实话,一开始我对“有源钳位”这个听起来有点玄乎的技术是持保留态度的,总觉得外围电路复杂,调试起来麻烦。但实际跑了几版电路,用示波器抓了波形,对比了效率数据之后,不得不承认,在追求极致效率和功率密度的场合,这确实是一条值得深挖的技术路径。CD5026作为LM5026的国产对标方案,不仅管脚兼容,在高压启动、驱动能力等细节上还有所优化,给设计带来了更多的灵活性和可靠性。这篇文章,我就结合自己踩过的坑和最终调通的方案,和大家聊聊如何用好CD5026,把有源钳位技术的潜力真正发挥出来,特别是那些在数据手册里不会明说,但又至关重要的布局布线和元件选型细节。
1. 有源钳位 vs. 传统钳位:效率提升的本质与CD5026的角色
在深入CD5026的具体设计之前,我们得先搞清楚,为什么有源钳位能带来效率的飞跃。这不仅仅是换了个芯片那么简单,而是工作机理的根本性改变。
传统的反激变换器,在功率MOSFET关断的瞬间,变压器漏感储存的能量会与MOSFET的寄生电容产生高频振荡,形成电压尖峰。这个尖峰如果不加以限制,很容易击穿MOSFET。最常见的传统钳位方式有两种:RCD钳位和钳位绕组。
- RCD钳位:用一个电阻、电容和二极管组成的网络,将漏感能量消耗在电阻上。问题很明显——能量被白白烧掉了,效率直接受损,尤其是在轻载时,这部分损耗占比更大。
- 钳位绕组:在变压器上增加一个绕组,通过二极管将能量回馈到输入或输出。这比RCD效率高,但增加了变压器的复杂度、成本和漏感,设计灵活性也降低了。
而有源钳位技术,则是引入了一个有源开关管(通常是MOSFET)和一个钳位电容,与主功率管协同工作。它的核心思想不是“消耗”或“转移”漏感能量,而是**“回收再利用”**。
CD5026在这里扮演了精准的“指挥家”角色。它内部集成了两路独立的栅极驱动器:一路驱动主开关管(OUT_A),另一路驱动这个有源钳位开关管(OUT_B)。控制器通过精确控制这两路驱动信号之间的时序(死区时间或重叠时间),让钳位电容在特定时段接入电路,实现两个关键作用:
- 吸收漏感能量:将漏感能量暂时存储到钳位电容中。
- 实现主开关管的零电压开关(ZVS):在下一个周期主开关管开启前,利用存储在钳位电容中的能量,谐振地使主开关管两端的电压降为零,从而实现ZVS开启。这消除了传统硬开关中最大的开关损耗来源——容性开通损耗。
为了更直观地对比,我们看下面这个表格:
| 特性对比 | RCD钳位 | 钳位绕组 | 有源钳位 (如CD5026实现) |
|---|---|---|---|
| 能量处理方式 | 电阻消耗 | 回馈至输入/输出 | 回收并用于实现ZVS |
| 典型效率影响 | 较低,轻载损耗大 | 中等 | 高,尤其在中轻载优势明显 |
| 功率密度 | 低(需大散热片) | 中(变压器复杂) | 高(散热需求小) |
| 设计复杂度 | 低 | 中 | 较高(需精确时序控制) |
| 成本 | 低 | 中(变压器贵) | 中(芯片+额外MOSFET) |
| EMI表现 | 较差(阻尼振荡) | 一般 | 较好(波形更干净) |
提示:选择有源钳位,不仅仅是追求峰值效率的几个百分点。在需要应对宽输入电压范围、要求轻载高效、或对温升和体积有严苛限制的场合,其综合优势才会完全凸显出来。CD5026将复杂的时序控制集成在内部,大大降低了工程师实现这一技术的门槛。
所以,当你拿到CD5026准备设计时,思维要从“如何抑制电压尖峰”转变为“如何优化能量回收路径和ZVS条件”。这是用好这颗芯片的第一层认知转变。
2. CD5026外围电路设计核心:不只是照搬参考设计
很多工程师的习惯是找到芯片的数据手册,照着典型应用电路把元件值填进去。对于CD5026,这样做很可能让你的电路“能工作”,但“不好用”,效率远达不到预期。以下几个外围电路的设计要点,是我在实际调试中总结出来的关键。
2.1 高压启动与VCC偏置电路:稳定性的基石
CD5026内部集成了一个100V的高压启动稳压器,这允许VIN引脚直接连接高压总线(例如48V或72V系统),非常方便。但这里有一个常见的陷阱。
VIN ───┬───────┐
│ │
Rstart Cvcc
│ │
└───┐ └───┬─── VCC (Pin)
│ │
CD5026 │
│ │
GND ──┴── 至辅助绕组整流输出
- 启动电阻Rstart的选择:它的作用是在上电初期为芯片内部的启动稳压器提供启动电流,给VCC引脚的外接电容Cvcc充电。Rstart的阻值不能随意。阻值太大,充电太慢,可能导致启动失败或启动时间过长;阻值太小,在上电瞬间和输入电压浪涌时,电阻自身功耗过大,有热损坏风险。我的经验公式是,在最高输入电压下,确保流过Rstart的电流在3-5mA左右,以此计算阻值和功率。例如,对于72Vmax输入,我会选择(72V / 0.004A) ≈ 18kΩ,功率至少按(72V^2 / 18kΩ) ≈ 0.29W,选择1206封装1/4W电阻比较稳妥。
- VCC电容Cvcc与辅助绕组的交接:Cvcc的容量至关重要。它必须储存足够的能量,在芯片启动、驱动MOSFET的瞬间,维持VCC电压稳定,防止跌落导致芯片复位。我推荐使用一个10μF的陶瓷电容(X7R或X5R材质)并联一个0.1μF的陶瓷电容,靠近芯片VCC引脚放置。最关键的一点:变压器辅助绕组产生的偏置电压,其整流二极管必须选用快恢复或肖特基二极管,并且这个偏置电压最好设计在12V-15V之间。要确保在系统正常工作后,这个电压能可靠地高于芯片内部启动稳压器的输出电压(约7.6V),从而使其完全关闭,将供电任务无缝移交给更高效的辅助绕组。如果这个电压设计在8V左右临界点,在负载跳变时可能导致供电不稳。
2.2 关键时序设置:RT, CT, SS以及死区时间
CD5026的工作频率、软启动时间和主从驱动的死区时间都由外部元件设定,这些参数直接影响ZVS的实现和系统可靠性。
- 振荡频率设置(RT, CT):频率的选择是权衡。更高的频率(如500kHz-1MHz)可以减少变压器和输出滤波器的体积,但会增大开关损耗和栅极驱动损耗,对PCB布局的要求也呈指数级上升。对于初次设计或功率较大的应用,我建议从200kHz-300kHz开始。RT和CT的值根据数据手册公式计算,但要注意CT电容应选择NP0/C0G材质的陶瓷电容,以保证频率稳定性。
- 软启动电容CSS:软启动功能可以防止启动时的输入浪涌电流和输出过冲。CSS电容越大,软启动时间越长。对于容性负载较大的场合,需要较长的软启动时间。一个4.7nF的电容通常能提供几毫秒的软启动,这是一个不错的起点。
- 死区/重叠时间调整:这是有源钳位设计的灵魂所在。CD5026提供了灵活的设置,通过相关引脚的外接电阻可以调整OUT_A(主)和OUT_B(钳位)驱动信号之间的死区时间。死区时间过长,会导致谐振过程结束,ZVS条件丢失;死区时间过短,则可能引起主开关管和钳位开关管直通,酿成灾难性后果。这个值无法纸上谈兵,必须通过示波器观察主开关管的Vds波形来精细调整,目标是让主开关管开通前,其Vds刚好谐振到零(或最小值)。
2.3 电流检测与保护网络:安全运行的保障
CD5026是电流模式控制,因此电流检测电阻Rsense的设计和布线需要极度小心。
- Rsense的选择与布局:功率路径上的任何寄生电感都会在电流检测信号上引入噪声,导致控制环路不稳定或误触发过流保护。必须使用无感电阻(如金属合金采样电阻),并且采用开尔文连接(Kelvin Connection)的方式连接到芯片的CS引脚。这意味着要用独立的、细的走线将电阻两端的电压信号“感知”回芯片,而不是让大功率电流流过检测走线。电阻应尽可能靠近芯片放置。
- RC滤波网络:在CS引脚到地之间,通常需要一个小RC滤波网络(例如100Ω串联1nF)来抑制开关噪声尖峰。这个滤波电路的时间常数要远小于开关周期,否则会扭曲真实的电流信号。一个简单的检查方法是:在满载条件下,用示波器观察CS引脚波形,它应该是一个干净、上升沿清晰的锯齿波,顶部没有明显的毛刺。
3. PCB布局与布线艺术:决定成败的隐形战场
如果说原理图设计决定了系统的“理论性能”,那么PCB布局布线则决定了“实际性能”。对于工作在数百kHz、包含快速开关节点和敏感模拟信号的有源钳位电路,糟糕的布局足以毁掉所有精心设计的理论计算。
第一原则:最小化高频功率环路面积。 这是降低开关噪声和电磁干扰(EMI)最有效的方法。在有源钳位反激中,存在几个关键的高频环路:
- 输入电容Cin → 变压器初级 → 主开关管Qmain → 地 → 返回Cin。
- 钳位电容Cclamp → 钳位开关管Qclamp → 变压器初级(漏感)→ 返回Cclamp。
注意:必须使用低ESR的陶瓷电容作为Cin和Cclamp的高频退耦电容,并紧贴在相应开关管的漏极和源极引脚之间放置。任何一厘米的引线长度都会增加不必要的寄生电感,产生电压尖峰和辐射噪声。
第二原则:清晰的单点接地与信号分离。
- 功率地(PGND):主开关管、钳位开关管的源极,输入/输出电容的负极,变压器的地端,这些大电流路径应连接到一个集中的“脏地”区域。
- 控制地(AGND):CD5026芯片的GND引脚,RT、CT、CSS等定时电容的接地端,反馈光耦的副边等,应连接到另一个干净的“静地”区域。
- 单点连接:最后,在输入电容的负端附近,用一根粗短的走线或一个0Ω电阻将PGND和AGND连接在一起,实现单点接地。这可以防止功率开关的大电流在控制地平面上产生压降,干扰芯片的基准电压和信号判断。
第三原则:敏感信号的屏蔽与走线。
- CS(电流检测)走线:如前所述,必须采用开尔文连接,走线尽量短且远离任何开关节点(如主开关管漏极、变压器引脚)。
- FB(反馈)走线:应远离功率变压器和功率走线,避免噪声耦合。如果使用光耦隔离反馈,将光耦副边紧靠控制芯片放置。
- 芯片的VCC引脚:除了放置足够的去耦电容外,走线也应具有一定宽度,确保供电稳定。
下面是一个关键元件布局的示意图,强调了紧凑和分区的重要性:
[输入端子] ===Cin=== <功率区域> ===变压器初级=== Qmain (主MOS)
| | | |
| PGND<---------------------->Source |
| | |
| | [CD5026] <控制区域>
| | |
| | Qclamp (钳位MOS)
| | |
| ===Cclamp=== <钳位环路> ============
|
[输出端子] ===Cout=== <输出区域> ===变压器次级=== 整流管
4. 调试、测试与波形分析:从“能工作”到“高效工作”
电路板焊接完毕,上电前先用万用表检查关键点有无短路。确认无误后,可以按以下步骤调试:
- 低压空载上电:先将输入电压调至最低(如24V),不接负载。测量VCC电压是否稳定在预期值(如12V),REF引脚是否为5V。观察输出是否有电压,并确认其值在合理范围内。
- 检查驱动波形:使用示波器,探头地线夹接在芯片的GND(或MOSFET的源极),分别测量OUT_A和OUT_B的驱动波形。确认波形干净,上升/下降沿陡峭,幅值正常(VCC-0V)。重点观察两者之间的死区时间是否与设计相符。
- 观测主开关管Vds波形(最关键的一步):这是判断有源钳位是否正常工作的核心。将示波器探头(最好用高压差分探头)接在主开关管的漏极和源极之间。
- 一个理想的有源钳位波形:在开关管关断后,Vds电压会先上升到一个钳位平台(由输入电压和反射电压决定),并保持平坦,而不是像RCD钳位那样出现衰减振荡。在下一个开通时刻来临前,Vds电压会谐振下降至零或接近零,然后驱动信号才到来,实现ZVS。
- 如果Vds没有谐振到零:说明死区时间可能不合适,或者谐振能量不足(可能是变压器漏感量、钳位电容值不匹配)。需要调整死区时间电阻,或微调变压器参数。
- 如果Vds波形有异常振荡或尖峰:说明功率环路寄生电感过大,需要检查PCB布局,特别是高频退耦电容是否贴近管脚。
- 加载测试与效率测量:从轻载(10%)逐步增加到满载(100%),测量输入电压、电流和输出电压、电流,计算效率。绘制效率随负载变化的曲线。有源钳位方案的优势通常在30%-70%负载区间最为明显。同时,用热成像仪观察主开关管、钳位开关管、变压器和芯片的温度,确保热设计合理。
- 动态响应与保护功能测试:进行负载阶跃测试(如从25%跳变到75%负载),观察输出电压的波动和恢复时间。测试输入欠压保护、过流保护等功能是否按预期动作。
调试过程中,示波器是你的眼睛。不要只满足于电源灯亮,要深入观察每一个关键节点的波形细节,它们会告诉你电路真实的工作状态。我自己的第一版设计,就因为钳位电容的ESR过大,导致Vds钳位平台有倾斜,效率上不去。换了低ESR的陶瓷电容阵列后,波形立刻变得漂亮,效率也提升了近1.5%。这种细节,只有动手调试才能深刻体会。
最后,我想说的是,CD5026配合有源钳位技术,为高效率、高密度电源设计提供了一个非常优秀的国产化平台方案。它绝不是简单的“替代”,而是在理解其技术内涵后,能够发挥出比原版更贴合我们实际需求的潜力。整个设计过程,从原理图计算到PCB布局,再到最后的波形调试,是一个不断权衡、验证和优化的循环。当你最终看到主开关管Vds波形完美地谐振到零,效率曲线达到甚至超过预期目标时,那种成就感,正是我们工程师工作的乐趣所在。希望这些实战中的点滴经验,能帮你少走些弯路,更快地驾驭这项技术。
331



被折叠的 条评论
为什么被折叠?



