北京革新创展科技有限公司-BICE-EDA时序电路设计实验(实验2.1 D触发寄存器)

本文档详述了一项关于D触发器的实验,旨在理解D触发器的工作原理及QuartusII软件的使用。实验中,通过Verilog语言设计D触发器,并在QuartusII中进行编译和下载到实验平台验证。通过SW9-SW16开关输入数据,在时钟脉冲的上升沿,D触发器将数据稳定输出到LED灯上,展示了D触发器的边沿触发特性。实验结果通过LED灯显示,验证了设计的正确性。

实验2.1 D触发寄存器
一、实验准备
该实验需要用到北京革新创展科技有限公司B-ICE-EDA/SOPC实验箱主板上的LED指示灯, SW9-SW16组开关。请把控制拨码开关 LCD_ALONE_CTRL_SW 中开关VLPO拨置于下为低电平,可以使用LED1~LED8;请把控制拨码开关CTRL_SW中开关SEL1, SEL2拨置于下逻辑电平为00,使DP9数码管显示1,可以使用SW9-SW16组开关。

二、实验目的
1、了解D触发器的原理;
2、熟悉QuartusII软件的相关操作,掌握数字电路设计的基本流程;
3、介绍QuartusII软件,掌握基本的设计思想,软件环境的参数配置,仿真,管脚分配,下载等基本操作。
4、熟悉北京革新创展科技有限公司B-ICE-EDA/SOPC实验箱及其核心板硬件环境。

三、实验原理
D触发器在时钟脉冲没有到来时,无论D端状态怎样变化,都保持原有状态不变;当时钟脉冲到来时,触发器在时钟脉冲的上升边沿将D输入端的数据可靠地置入;在上升沿过后的时钟脉冲期间,D的值可以随意改变,触发器的状态始终以时钟脉冲上升沿时所采样的值为准。其特性如图1 逻辑真值表所示,其波形如图2 输入输出波形显示。

四、实验内容
1、用Verilog语言设计一个D触发器,仿真并分析;
2、用QuartusII软件进行编译、下载到实验平台上进行验证。
五、设计原理框图(略)
加上一个非门的目的是:使得LED灯的显示与输入相匹配(亮表示1,灭表示0)
六、引脚分配情况
下表为北京革新创展科技有限公司B-ICE-EDA/SOPC-IEELS Platform开发实验平台引脚分配表:
设计端口 芯片引脚 开发平台模块
clk M16 SW1
reset AB14 F1
datain[7] V16 SW9
datain[6] U14 SW10
datain[5] B3 SW11
datain[4] E5 SW12
datain[3] A4 SW13
datain[2] B5 SW14
datain[1] A5 SW15
data

评论
添加红包

请填写红包祝福语或标题

红包个数最小为10个

红包金额最低5元

当前余额3.43前往充值 >
需支付:10.00
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明:

1.余额是钱包充值的虚拟货币,按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载,可以购买VIP、付费专栏及课程。

余额充值