北京革新创展科技有限公司-BICE-EDA数字逻辑电路设计实验(实验1.8 8-3优先编码器)

本实验介绍了8-3优先编码器的原理和设计,通过QuartusⅡ软件进行Verilog语言编程,仿真验证后在B-ICE-EDA/SOPC实验平台上下载运行,利用LED显示输出编码。实验目的是理解优先编码器的工作机制,熟悉QuartusⅡ软件操作和硬件环境。

摘要生成于 C知道 ,由 DeepSeek-R1 满血版支持, 前往体验 >

实验1.8 8-3优先编码器
一、实验准备

该实验需要用到北京革新创展科技有限公司B-ICE-EDA/SOPC实验箱主板上的LED指示灯,SW9-SW16组开关。请把控制拨码开关 LCD_ALONE_CTRL_SW 中开关VLPO拨置于下为低电平,可以使用LED1~LED8;请把控制拨码开关CTRL_SW中开关SEL1, SEL2拨置于下逻辑电平为00,使DP9数码管显示1,可以使用SW9-SW16组开关。

二、实验目的
1、了解优先编码器的原理;
2、熟悉QuartusⅡ软件的相关操作,掌握数字电路设计的基本流程;
3、介绍QuartusⅡ软件,掌握基本的设计思想,软件环境的参数配置,仿真,管脚分配,下载等基本操作。
4、熟悉北京革新创展科技有限公司B-ICE-EDA/SOPC实验箱及其核心板硬件环境。

三、实验原理
优先编码器允许多个输入信号同时有效。设计时所有输入信号已按优先顺序排队。其中优先级别高的信号排斥级别低的,即具有单方面排斥的特性。以8优先编码器为例:设I7的优先级别最高,I6次之,依此类推,I0最低。

四、实验内容
1、用Verilog语言设计一个优先8-3编码器程序,仿真并分析;
2、用QuartusII软件进行编译、下载到北京革新创展科技有限公司B-ICE-EDA/SOPC实验平台上进行验证, 用LED实时显示输出编码。

五、设计原理框图
详情参考北京革新创展科技有限公司B-ICE-EDA/SOPC实验箱实验指导书及demo资源。
原理图中在输出加入了一个非门的作用是使平台上LED的显示符合用户的习惯:灯亮表示1,灯灭表示0

六、引脚分配情况
下表为北京革新创展科技有限公司B-ICE-EDA/SOPC-IEELS Platform开发实验平台引脚分配表:
设计端口 芯片引脚 开发平台模块
I[7] Y16 SW9
I[6] Y14 SW10

评论
添加红包

请填写红包祝福语或标题

红包个数最小为10个

红包金额最低5元

当前余额3.43前往充值 >
需支付:10.00
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明:

1.余额是钱包充值的虚拟货币,按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载,可以购买VIP、付费专栏及课程。

余额充值