北京革新创展科技有限公司-BICE-EDA数字逻辑电路设计实验（实验1.3 带进位输入的8位加法器）

最新推荐文章于 2024-09-14 16:21:34 发布

原创

最新推荐文章于 2024-09-14 16:21:34 发布 · 1.1k 阅读

1 ·

CC 4.0 BY-SA版权

文章标签：

#fpga开发 #linux #嵌入式硬件

本实验详细介绍了如何使用QuartusⅡ设计带进位输入的8位加法器，通过北京革新创展科技有限公司的实验箱进行验证。实验内容包括原理讲解、设计流程、引脚分配和Verilog源代码，旨在提升对数字电路设计和FPGA应用的理解。

实验1.3 带进位输入的8位加法器
一、实验准备
该实验需要用到北京革新创展科技有限公司B-ICE-EDA/SOPC实验箱主板上的led指示灯，SW1-SW8，SW9-SW16组开关和数码管模块。请把控制拨码开关模块 LCD_ALONE_CTRL_SW 中开关VLPO拨置于下为低电平，可以使用LED1～LED8；SW1-SW8已经固定连接到实验平台中的FPGA_CON1和FPGA_CON2处，不需要用户设置；请把控制拨码开关模块CTRL_SW中开关SEL1， SEL2拨置于下逻辑电平为00，使DP9数码管显示1，可以使用SW9-SW16组开关; 8个共阳极七段数码管的8个段码，共用FPGA I/O，已经固定连接到实验平台中的FPGA_CON1处,8个共阳极七段数码管的8个位选已经固定连接到实验平台中的FPGA_CON1处。

二、实验目的
1、了解带进位输入的8位加法器实现的原理；
2、熟悉QuartusⅡ软件的相关操作，掌握数字电路设计的基本流程；
3、介绍QuartusⅡ软件，掌握基本的设计思想，软件环境的参数配置，仿真，管脚分配，下载等基本操作。
4、熟悉北京革新创展科技有限公司B-ICE-EDA/SOPC实验箱及其核心板硬件环境。

三、实验原理
带进位的8位加法器原理和1位加法器的原理相同，此时，从加数和被加数的最低位开始进行1位的加法，同时加上上一次的进位，即全加，直到最高位，最终输出进位和结果。

四、实验内容
1、利用硬件描述语言编写带进位的8位加法器，仿真并分析；
2、用QuartusII软件进行编译、仿真、下载到北京革新创展科技有限公司B-ICE-EDA/SOPC实验平台上进行验证分析。

五、设计原理框图
详情参考北京革新创展科技有限公司B-ICE-EDA/SOPC实验箱实验指导书及demo资源。

六、引脚分配情况
下表为北京革新创展科技有限公司B-ICE-EDA/SOPC-IEE