FPGA知识点---复位

1.亚稳态

在FPGA系统中，如果数据传输不满足触发器的Tsu和Th，或者复位过程中复位信号的释放相对于有效时钟的恢复时间（recovery time）不满足，就可能产生亚稳态，此时触发器输出端Q在有效时钟沿之后比较长的一段时间处于不确定的状态，在这段时间里Q端在0和1之间处于振荡状态，而不是等于数据输入端D的值。这段时间称为决断是阿金（resolution time）。经过resolution time之后Q端将稳定到0或1上，但是稳定到0或1，是随机的，与输入没有必然的关系。
亚稳态主要发生在异步信号检测、跨时钟域信号传输以及复位电路等常用设计中。
亚稳态是可以传播的，例如本该是逻辑0的，却成了1，之后亚稳态又传播下去，导致逻辑错误，因此亚稳态是有害的。
为什么两级触发器可以防止亚稳态的传播？
使用两级触发器来使异步电路同步化的电路其实叫做“一位同步器”，他只能用来对一位异步信号进行同步。两级触发器可防止亚稳态传播的原理：假设第一级触发器的输入不满足其建立保持时间，它在第一个脉冲沿到来后输出的数据就为亚稳态，那么在下一级脉冲沿到来之前，其输出的亚稳态数据在一段恢复时间后必须稳定下来，而且稳定的数据必须满足第二级触发器的建立时间，如果都满足了，在下一个脉冲沿到来时，第二级触发器将不会出现亚稳态，因为其输入端的数据满足其建立保持时间。同步器有效的条件：第一级触发器进入亚稳态后的恢复时间+第二级触发器的建立时间<=时钟周期。

2. 恢复时间、撤销时间

异步复位存在恢复时间不满足而导致亚稳态问题。
复位恢复时间是指释放一个复位有效信号时，复位信号的有效状态释放时刻和下一个时钟上升沿之间的时间。