转:https://blog.youkuaiyun.com/bleauchat/article/details/91387188
在逻辑综合时,一般有4中path group:
Input to reg :输入端口到寄存器,通过set_input_delay设置输入端口外的延时,来约束组合逻辑延时
Tclk – T1 – Tinput_delay – Tsetup > 0
我们设置 Tclk和Tinput_delay,从.lib/.db库里面读入Tsetup,工具就会约束优化T1组合逻辑
Reg to reg :寄存器到寄存器,通过create_clock,约束为时钟周期
Tclk - Tcq - T2 - Tsetup> 0;
Reg to output :
我们设置 Tclk和Toutput_delay,从.lib/.db库里面读入Tcq,工具就会约束优化T3组合逻辑
Tclk - Tcq - T3 - Toutput_delay > 0;
Input to output;
我们设置Tinput_delay + Toutput_delay,工具就会约束优化T3组合逻辑
Tclk - Tinput_delay -T3 - Tout_delay > 0;
也可以直接设置 set_max_delay
</div><div data-report-view="{"mod":"1585297308_001","dest":"https://blog.youkuaiyun.com/Laplace666/article/details/94895921","extend1":"pc","ab":"new"}"><div></div></div>
<link href="https://csdnimg.cn/release/phoenix/mdeditor/markdown_views-ff98e99283.css" rel="stylesheet">
</div>