解决 Altera FPGA 引脚分配冲突问题的详细步骤

ge2ming

已于 2024-06-05 18:24:47 修改

阅读量635

点赞数 3

文章标签： fpga开发嵌入式硬件

于 2024-06-05 18:11:12 首次发布

本文链接：https://blog.youkuaiyun.com/ge2ming/article/details/139479031

版权

在使用 Altera Cyclone IV FPGA（如 EP4CE6E22C8）进行设计时，可能会遇到引脚分配冲突的问题。本文将详细介绍如何解决这个问题，特别是当某些引脚被默认保留用于配置目的时，如 nCEO 引脚。

问题描述
在设计中尝试将 sdram_dq[14] 分配到 PIN_101 时，遇到了以下错误：

vbnet
复制代码

Error (176310): Can't place multiple pins assigned to pin location Pin_101 (IOPAD_X34_Y18_N21)
Info (176311): Pin sdram_dq[15] is assigned to pin location Pin_101 (IOPAD_X34_Y18_N21)
Info (176311): Pin ~ALTERA_nCEO~ is assigned to pin location Pin_101 (IOPAD_X34_Y18_N21)

这些错误表明 PIN_101 被保留用于 ALTERA_nCEO 信号，从而导致冲突。

解决方案
根据 Altera 的官方文档，nCEO 引脚可以在单设备配置中用作常规 I/O。下面是解决该问题的详细步骤。

步骤一：打开 Quartus II 工程
首先，打开您的 Quartus II 工程。

步骤二：修改 Device and Pin Options
导航到 Assignments -> Device -> Device and Pin Options。
在 Dual-Purpose Pins 选项卡中，将 nCEO 的值修改为 Use as regular I/O。
点击确定，保存设置。
步骤三：清理缓存并重新编译