Funny_beast的博客

在实际运用中，其实只是计算一个大概的估值，如果贴片完成后发现LED亮度较暗，可以将电阻更换为阻值更低的电阻；如果LED发光过亮则可以适当增大电阻值。查询电阻手册可知，与其接近的电阻值可选择33K。因此，当使用24V供电时，适配的上拉电阻大小应为33K。LED点亮时的上拉电阻选取，通常需要考虑该LED的发光强度，看它是多少坎德拉，Iv参数。一般控制其电流在1mA左右即可。

之前绘制多层板的时候，师父给我讲解了一些关于叠层与PCB制板的知识。为了防止遗忘，因此记录一下！

日常学习记录，仅供个人使用，防止遗忘！转载须注明出处！！！最近师父带着做了一个四层板的项目，目前PCB板正在投板制作，于是忙里偷闲对这个项目进行一个复盘与经验教训的总结。​​​​​​​主要也是对自己做一个警醒与备忘的作用！

1）在平面层要先绘制边界线Line，选择Anti Etch，线宽设置为40mil即可。3）之后会自动高亮分割后平面层的一个区域，对该区域网络Net进行选择即可。【分析】差分线出现DRC报错“DP”，两根差分线未做等长处理。①平面层是指该层全部是铺铜，没有走任何一根走线！2.CM约束管理器Analyze分析显示设置。②在层叠设置中记住要设置一下！3.差分走线DRC报错“DP”当差分走线为绿色时，即可。1）打开CM约束管理器。2）创建自动生成平面。

本篇文章主要是为了记录下自己Allegro里面设置的快捷键F5-F9的栅格大小快速调整，分别适用于哪种情况，同时提醒一下自己，以后在PCB布局和走线阶段时可以更加方便与得心应手！文末我会分享出来这五个快速调整栅格大小快捷键的设置env文件，一起学习，共同进步！

最近做了一个关于滤波的项目，里面6路重复的模块，在老员工的提示下，想到可以使用功能模块复用，直接打开了新世界，太有效率了！所以分享一下，同时防止自己遗忘~

6. 再选择另一个角，将出现尺寸，标注在板框中间位置即可。2. 右击空白处，设置参数。4. 右击，选择尺寸线标注。至此，边框尺寸标注完毕！3. 再次点出尺寸环境。

今天在PCB布线时用到了CAN总线，所以需要设置差分总线。

本篇文章将要分享的是在最近接触的一个小项目，由于没有太多的电路连接逻辑，所以直接在Allegro绘制PCB板，期间遇到了一些很小但至关重要的troubles，为了防止自己遗忘所以进行一下记录。Q1：如何在没有原理图网表情况下，直接对PCB上添加焊盘/通孔symbol？1.先创建对应的pad。

如果按照上图指示操作了，那么“Import”按键就会亮起，点击导入即可！！！导入之后，将所需要的板框改变到自己PCB中的outline图层。方法如下：之后选择对应边框即可！！！TIPS：CAD图纸比例放大缩小快捷命令在使用CAD制图查看DXf文件时，发现有的尺寸和pdf上的不一致，此时可能是有人将CAD图放大或缩小了x倍，可以通过快捷命令改回来！记得先用尺寸标注，看一下尺寸一样不！首先，在下面指令栏输入：“SC”命令；第二，全选CAD图纸；第三，选择基点（一般就选择图纸最左下角的交点即可）；第四。

首先是因为当过流太大时，可能存在铜皮过窄，导致过流能力不足，此时可通过露铜处理，在后期如果过流量不足时，可以在上面滴加焊锡，从而增大过流能力。2.对需要露出的铜皮进行复制，同时选择到soldermask层。4.最后点开阻焊层图层，看一下，是否成功复制过去即可。为什么需要给PCB板子进行露铜处理呢？3. 再点击要露出的铜皮，即可成功。阻焊层铜皮，即可显示为露铜部分。1. 使用Zcope操作。

但这两个网络中不能有全局网络（全局网络即网络名前加！或网络名后加/G 的网络表示跨页的连接关系）。在 Component Browser 的 standard 库中选择 Tie 符号，在 Component Browser的 standard 库中选择alias 符号，方法二：Tie 符号（整个原理图文件的全局网络信号）方法一：alias 符号（同一页的局部网络信号）alias输出端为全局网络保存原理图时就会报错。将要连接的两个全局网络加在TIE符号两端。两个网络名连接关系已经建立。

如何在别人原理图基础上添加自己的库，继续绘制原理图

具体操作：右击器件，选择replace在器件库中选择目标期间即可（该方法简单，不再赘述，不懂请自行百度）之后点击原理图上需要修改的器件，再在New Component中在库中选择需要替换的器件，之后ok即可。方法一：之前只会使用replace手动一个一个的进行替换。方法二：使用Tool工具栏，进行批量替换。

（通常操作，先全部采用十字链接，之后对于大电流焊盘特殊处理，进行全连接）

由PCB导出器件封装

先要设置为镜像，其次方法同Top层。将画质调高，直接点击OK即可.

8，在画Package Symbol时，第一在design parameter下，将Page尺寸设置为30X30mm，offset分别设定为x -15 y -15；Layout-Labels-Refdes命令，在右侧Options选项卡中选择Class为Ref Des，选择Subclass为Silkscreen_Top，输入REF，一般摆在元件的右上角。不然焊盘在拉线时，会报DRC。20，电气引脚要在孔的外侧做焊盘才能将元件插入孔中，焊接到PCB上，因此要给要给电气引脚的开孔每边预留0.5mm的外侧焊盘。

(出处: Cadence Skill 论坛)Allegro中如何绘制板框圆弧。

Answer:在现代接地概念中、对于线路工程师来说，该术语的含义通常是‘线路电压的参考点’;对于系统设计师来说，它常常是机柜或机架;对电气工程师来说，它是绿色安全地线或接到大地的意思。一个比较通用的定义是“接地是电流返回其源的低阻抗通道”。注意要求是”低阻抗”和“通路”。Answer：对于一个电子信号来说，它需要寻找一条最低阻抗的电流回流到地的途径，所以如何处理这个信号回流就变得非常的关键。

注意：要在原理图中生成BOM表呀！再修改内容格式，即可。

PCB设计CM约束管理器设置

自己在画板子时不小心删掉了钢网层，后经过查阅资料，成功解决！

Allegro引脚焊盘Pin设置为透明

在走线相对延迟与绝对延迟的时候遇到了一些问题，先记录一下。

，是用来连接及导通电路板(PCB)的两层或多层之间的铜箔线路用的，因为PCB是由许多的铜箔层堆迭累积而成，每一层铜箔(copper)之间都会再铺了一层绝缘层，也就是说铜箔层彼此之间不能互通，其讯号的连接就是靠via，所以中文才会称其为「导通孔」。电路板上为何要有孔洞？何谓PTH/NPTH/vias(导通孔)_jiangchao3392的博客-优快云博客。：另一种比较小的PTH，通常称其为via(